INTERNATIONAL TECHNOLOGY ROADMAP FOR SEMICONDUCTORS

2007 年版

フロントエンドプロセス

THE ITRS IS DEVISED AND INTENDED FOR TECHNOLOGY ASSESSMENT ONLY AND IS WITHOUT REGARD TO ANY COMMERCIAL CONSIDERATIONS PERTAINING TO INDIVIDUAL PRODUCTS OR EQUIPMENT.

訳者まえがき

この文書は International Technology Roadmap for Semiconductors 2007 Edition(国際半導体 技術ロードマップ 2007年版)の全訳である。

国際半導体技術ロードマップ(以下 ITRS と表記)は、米国、日本、欧州、韓国、台湾の世界5極の専門 家によって編集・作成されている。日本では、半導体技術ロードマップ専門委員会(STRJ)が電子情報技 術産業協会(JEITA)内に組織され、日本国内で半導体技術ロードマップについての調査活動を行うとと もに、ITRS の編集・作成に貢献している。STRJ 内には 14 のワーキンググループ(WG: Working Group)、2 つのタスクフォース(設計タスクフォースと故障解析タスクフォース)、経済性検討小委員会が組 織され、半導体集積回路メーカー、半導体製造装置メーカ、材料メーカ、大学、独立行政法人、コンソー シアなどから専門家が集まり、それぞれの専門分野の調査活動を行っている。

ITRS は改版を重ねるごとにページ数が増え、2007年版は英文で約1000ページの文書となった。この ような大部の文書を原文で読み通すことは専門家でも多大な労力を要するし、専門家であっても技術分野 が少し異なると ITRS を理解することは必ずしも容易でない。STRJ の専門委員がその専門分野に応じて ITRS を訳出することで、ITRS をより親しみやすいものにすることができるのではないかと考えている。

なお、ITRS 2005 年版(英語の原書)までは、ウェブ公開とともに、印刷された本としても出版していた が、2007 年版以降、は印刷コストが大きくなってきたこと、ウェブ上で無料公開されている文書の出版版を 本の形で有償頒布しても需要が限られることなどのため、印刷物の形での出版を断念し、ウェブ公開のみ となった。ITRS の読者の皆様にはご不便をおかけするが、ご理解願いたい。

訳文の作成は、STRJ 委員が分担してこれにあたり、JEITA の STRJ 担当事務局が全体の取りまとめを 行った。訳語については、できる限り統一するように努めたが、なお、統一が取れていないところもある。ま た、訳者によって、文体が異なるところもある。ITRS の原文自体も多くの専門家による分担執筆であり、そ もそも原文の文体も一定していないことも、ご理解いただきたい。誤訳、誤字脱字などが無いよう、細心の 注意をしているが、短期間のうちに訳文を作成しているため、なお間違いが含まれていると思う。また、翻 訳の過程で原文のニュアンスが変化してしまうこともある。訳文についてお気づきの点や、ITRS について のご批判、ご意見などを事務局まで連絡いただければありがたい。

今回の訳出にあたっては、ITRSの本文の部分のみとし、ITRS内の図や表の内部の英文は訳さないで そのまま掲載することとした。Executive Summaryの冒頭の謝辞(Acknowledgments)に、ITRSの編 集にかかわった方々の氏名が書かれているが、ここも訳出せず、原文のままの表記とした。原文中の略語 については、できるかぎり、初出の際に、「ITRS(International Technology Roadmap for Semiconductors)」のように()内に原義を示すようにした。英文の略号をそのまま使わないで技術用語を 訳出する際、原語を引用したほうが適切と考えられる場合には、「国際半導体技術ロードマップ(ITRS: International Technology Roadmap for Semiconductors)」のように和訳の後に()内に原語 やそれに対応する略語を表示した。本書の巻末に用語集(Glossary)も参照されたい。原文の括弧()があ ってそれを訳するために括弧を使った場合もあるが、前後の文脈の関係で判別できると思う。また訳注は [【訳者注:この部分は訳者の注釈であることを示す】」のように【】内に表記した。また[]内の部分は、訳者 が原文にない言葉をおぎなった部分であることを示している。訳文は厳密な逐語訳ではなく、日本語として 読んで意味が通りやすいように意訳している。ITRSのウェブ版ではハイパーリンクが埋め込まれているが、 今回の日本語版ではハイパーリンクは原則として削除した。読者の皆様には不便をおかけするが、ご理解 いただけば幸いである。

今回の日本語訳全体の編集は全体のページ数が膨大であるため、大変な作業となってしまいました。 編集作業を担当いただいた、JEITA内 SRTJ 事務局の古川昇さん、恩田豊さん、近藤美智さん、明石理 香さんに大変お世話になりました。厚くお礼申し上げます。

より多くの方に ITRS をご活用いただきたいとの思いから、今回の翻訳作業を進めました。今後とも ITRS と STRJ へのご理解とご支援をよろしくお願い申し上げます。

フロントエンドプロセス

2008年5月 訳者一同を代表して 電子情報技術産業協会(JEITA)半導体部会 半導体技術ロードマップ専門委員会(STRJ) 委員長 石内 秀美 (株式会社 東芝)



ORIGINAL (ENGLISH VERSION) COPYRIGHT © 2007 SEMICONDUCTOR INDUSTRY ASSOCIATION

All rights reserved

ITRS • 2706 Montopolis Drive • Austin, Texas 78741 • 512.356.7687 • http://public.itrs.net Japanese translation by the JEITA, Japan Electronics and Information Technology Industries Association under the license of the Semiconductor Industry Association

-引用する場合の注意-

原文(英語版)から引用する場合: 2007 ITRS page XX, Figure(Table) YY この和訳から引用する場合: 2007 ITRS JEITA 和訳 XX 頁,図(表)YY と明記してください。

問合せ先:

社団法人 電子情報技術産業協会 半導体技術ロードマップ専門委員会 事務局 Tel: 03-5275-7258 mailto: roadmap@jeita.or.jp

フロントエンドプロセス

TABLE OF CONTENTS

1

概要

困難な技術課題(DIFFICULT CHALLENGES)		2
フロントエンドプロセスの主要な技術課題(GRAND CHALLEN	GES) —	デバイスの微細化が材料に制限され
る時代へのフロントエンドプロセスの対応	2	
技術要求と解決策候補		6
スターティングマテリアル	6	
表面処理	14	
熱プロセス/薄膜、ドーピングおよびエッチング	22	
フロントエンド・エッチング・プロセス	42	
DRAM スタック型キャパシタ	45	
DRAM トレンチ型キャパシタ	49	
不揮発性メモリ (フラッシュ)	51	
相変化メモリ(PCM: Phase Change Memory)	56	
強誘電体メモリ(FeRAM: Ferroelectric Random Access Mer	nory)	59
インターフォーカスITWGの議論		63
将来の新探求素子の影響		64
クロスカットの議論 65		
FEPと計測とのクロスカットの課題	65	
FEPとモデリング&シミュレーションとのクロスカットの課題	65	
FEPと環境・安全・健康とのクロスカットの課題	66	
結論 66		

LIST OF FIGURES

Figure FEP1	Front End Process Chapter Scope	1
Figure FEP2	Starting Materials Potential Solutions	13
Figure FEP3	Front End Surface Preparation Potential Solutions	21
Figure FEP4	Thermal/Thin Films Potential Solutions	35
Figure FEP5	Doping Potential Solutions	41
Figure FEP6	Front End Etch Processing Potential Solutions	45
Figure FEP7	DRAM Stacked Capacitor Potential Solutions	49
Figure FEP8	Minimum Feature Size of NAND Flash Memory	51
Figure FEP9	Minimum Feature Size of NOR Flash Memory	51
Figure FEP10	Flash Memory Interpoly Dielectric Thickness Scaling at 45 nm	52
Figure FEP11	Schematics of STI Isolation Trenches	53
Figure FEP12	Evolution of the STI Aspect Ratio for Flash Memories	
with the Minimum	Feature Size	53
Figure FEP13	Flash Non-Volatile Memory Floating Gate Potential Solutions	55
Figure FEP14	Amorphous / Poly-crystal Phases of a Chalcogenide Alloy,	
usually Ge ₂ Sb ₂ Te	9 ₅ (GST)	57
Figure FEP15	Resistance Change of GST	57

Figure FEP16	Set/Reset Thermal Cycles to Change the Crystal Phase
of the GST Materi	al and to Write/Erase the PCM57

LIST OF TABLES

Table FEP1	Front End Processes Difficult Challenges5
Table FEP2b	Starting Materials Technology Requirements—Long-term Years9
Table FEP3a	Front End Surface Preparation Technology Requirements—
Near-term Yea	ars17
Table FEP3b	Front End Surface Preparation Technology Requirements—Long-term Years 18
Table FEP4a	Thermal, Thin Film, Doping and Etching Technology Requirements—
Near-term Yea	ars24
Table FEP4b	Thermal, Thin Film, Doping and Etching Technology
Requirements	-Long-term Years27
Table FEP5a	DRAM Stacked Capacitor Technology Requirements—Near-term Years47
Table FEP5b	DRAM Stacked Capacitor Technology Requirements—Long-term Years
Table FEP6a	DRAM Trench Capacitor Technology Requirements—Near-term Years 50
Table FEP6b	DRAM Trench Capacitor Technology Requirements—Long-term Years50
Table FEP7	FLASH Non-volatile Memory Technology Requirements54
Table FEP8a	Phase Change Memory (PCM) Technology Requirements—Near-term Years59
Table FEP8b	Phase Change Memory (PCM) Technology Requirements—Long-term Years 59
Table FEP9a	FeRAM Technology Requirements—Near-term Years62
Table FEP9b	FeRAM Technology Requirements—Long-term Years63

フロントエンドプロセス

概要

フロントエンドプロセス(FEP)のロードマップは、微細化電界効果トランジスタ(MOSFET)、DRAM キャパシ タ及びフラッシュ、相変化や強誘電体の特性を利用した不揮発性メモリにおいて将来必要となるプロセスの技 術的要求と解決策候補に焦点をあわせている。この章の目的は、上であげたデバイスのキーとなるフロントエ ンドのウェーハ製造技術・材料について、包括的な将来的要求と解決策候補を明確にすることである。そのた め、このロードマップは装置、材料、個々のプロセス、統合プロセスに関し、最初のシリコンウェーハからコンタ クトのシリサイド化工程や歪印加層の堆積工程(PMD:金属配線下層絶縁膜やコンタクトエッチングは *Interconnect*の章で扱う)までを含んでいる。具体的には次の技術領域を取り扱った。即ち、MOSFETのための 「スターティングマテリアル(starting materials)」、「表面処理(surface preparation)」、「熱処理/薄膜プロセス (thermal/thin films)」、「ドーピング(doping)」、またFEPの「プラズマエッチング(plasma etch)」である。更に、「スタ ック型およびトレンチ型 DRAM キャパシタ(DRAM stack and trench capacitors)」、「フラッシュメモリゲート構造 (Flash memory gate structure)」、「相変化メモリ(Phase-change memory)」、「FeRAM 記憶デバイス(FeRAM storage devices)」のプロセスと材料についても言及した。

微細化していく上で必要な技術的要求と解決策候補についての予測は、それぞれの技術領域に提示して ある。技術的要求予測の Table は、特に注釈のない限り、モデルを基にしたものである。ここで示した解決策 候補は、可能性のある解決策の既知の例を比較するために示したものであり、他の研究者や興味のある団体 向けに提示している。ここで示した解決策候補だけがアプローチであるとは考えないでいただきたい。実際、革 新的で新規な解決策が技術的要求 Table の赤で示した領域で求められている。



- E: Channel Doping and Channel StrainF: Gate Stack (Including Flash) and SpacerG: Extension Junction and HaloH: Contacting Source/Drain Junction
- I: Elevated Junction and Contacts

Figure FEP1 Front End Process Chapter Scope

J: DRAM Stack/Trench Cap. & FeRAM Storage

FEP に関連したいくつかの話題は、このロードマップの他の章でも取り上げられている。FEP の技術的要求 につながる微細化デバイスの性能・構造の予測は、「プロセスインテグレーション、デバイス、および構造 (PIDS: Process Integration, Devices, and Structures)」の章に示されている。浅いトレンチ分離用 CMP(化学機械 研磨: Chemical Mechanical Polish)の懸案事項は、配線の懸案事項と重複するため、「配線 (Interconnect)」の 章に示されている。FEP と他の分野が関連する要求事項は、「歩留り向上(Yield Enhancement)」、「計測 (Metrology)」、「環境、安全、健康(Environment, Safety, & Health)」、「モデリング&シミュレーション(Modeling & Simulation)」の章で記述されている。FEP 分野の半導体工場への技術的要求は「ファクトリインテグレーション (Factory Integration)」の章で記述されている。

困難な技術課題(DIFFICULT CHALLENGES)

フロントエンドプロセスの主要な技術課題(GRAND CHALLENGES) -

デバイスの微細化が材料に制限される時代へのフロントエンドプロセスの対応

半導体産業は、MOSFET デバイスを微細化することを主要な手段として、ムーアの法則(Moore's Law)で数 値が示されている通りに、これまでに前例のないほどの生産量の増大とデバイス特性の向上を実現してきた。 これは伝統的に新しいリソグラフィ技術やマスク、フォトレジスト材料および微細エッチングプロセスの開発によ り進められてきたといえる。これらのきわめて重要なプロセス技術の進展により、これまでにない微細な寸法で 生産できるようになったにもかかわらず、ここ数年明らかに、フロントエンドプロセスの技術は着実には進まなく なり、微細化されたデバイスは性能を制限されたものとなっている。この問題でもっとも重要なことは、伝統的な トランジスタとキャパシタの形成材料であるシリコン、シリコン酸化膜およびポリシリコンが根本的な材料の限界 に追いやられ、継続的な微細化には新しい材料の導入が必要になったという事実である。デバイスの微細化 が材料に制限される時代となっている。

デバイスの微細化が材料に制限されており、シリコンウェーハから始まって基本的なプレーナ型 CMOS の 構成要素やメモリのストレージ構造を含むほとんどすべてのフロントエンドの材料とユニットプロセスに新たなこ とが要求されるようになった。さらに、プレーナ型バルク CMOS は数年以内に明らかに終わりになりつつある。 結果として、従来と違った MOSFET やプレーナ型完全空乏 SOI(FDSOI: fully depleted silicon-on-insulator)デ バイスやバーティカル構造の持つデュアルゲート、マルチゲートデバイスのような代替デバイスを使った CMOS 技術を生み出す準備をしなければならない。代替デバイスについては emerging research devices の節 で言及する。従来の MOSFET と異なる新しいデバイスは、FDSOI が 2010 年に、マルチゲートが 2011 年に生 産に導入される見込みである。これらのさまざまな新材料と新構造のインテグレーションに関するチャレンジは、 Table FEP1 に纏めたフロントエンドプロセスの困難な技術課題の中心テーマである。

材料律速によるデバイス微細化の問題は MOSFET のゲートスタックにおいて最も明確で急を要するもので ある。ここに、SiO₂よりも高い誘電率を持つ新しいゲート絶縁材料が必要とされる。この要求は、2005 年に出現 すると予測されたゲート長 65nm 以下の MOSFET に関連して、ITRS1999 の中で明らかにされていた。その間 に、65nm ゲートを作製するパターニング技術が加速し、これらは 2001 年に達成された。シリコン酸窒化ゲート 絶縁膜材料はその進展と歪みによる移動度増大チャネル構成により、high-k の必要な時期が先送りとなってい たが、2008 年には、先端技術を主導するデバイスメーカで high-k ゲート材料の生産が開始されるであろう。移 動度増大と、短チャネル効果を制御するために接合をより浅くする必要のあるチャネル長の微細化は引き続き デバイス性能向上をさせていくであろう。更に、デバイスがデープサブミクロンサイズとなると、ドープトポリシリ コンのゲートに発生する空乏層は、ますます問題となってくる。それ故に、2008 年には、先端技術を主導する デバイスメーカは、現状の CMOS 技術の主流であるデュアルドープトポリシリコンゲートを適切な仕事関数を持 つデュアルメタルゲートに置き換えて生産して行くと期待される。 引き続きトランジスタ性能の向上を推し進めるためには、従来の CMOS デバイスを、プレーナ型の完全空乏 型デバイスを含めたノンクラシカル・デバイスに置き換えていく必要がある。そのためには、バルク Si 基板を超 薄膜 SOI 基板とダブルゲート又はマルチゲートデバイスに置き換える必要がある。この従来の CMOS から新た なデバイスへの変更は必ずしもすべての用途及びすべてのチップ製造工場で同時に実施されるのではなく、 色々な技術が同時に、競合しながら使用されることになっていくであろう – 比較的早く新たなデバイスを選 択する方向へ移る製造工場もあれば、他方で、バルク技術の改良に力を入れる製造会社もある。このことは、 Thermal/Thin Filmd/Doping 及び Etching 技術の解決策の Table FEP4 において、2010 年から 2015 年の過渡 期における解決策が複数予測されている点に対応している。

新材料の導入によっても不純物ドープや不純物の活性化法に新たなチャレンジが期待される。非常に浅く 且つ高い活性化率の PN 接合を要求される微細化に加えて、多くの high-k 材料が持つ熱的制限のために、ド ーパントの活性化に対するサーマルバジェット(thermal budget)に新たな制約を受ける可能性がある。最悪のシ ナリオの一例として、これらの high-k 新材料の導入によって、CMOS プロセス全体の設計にも重大インパクトを 与えかねない。

メモリ分野では、high-k 材料は、スタック及びトレンチ DRAM の両者で採用されている。DRAM のスタックキャパシタでは、MIM(metal-insulator-metal)構造が採用されており、2010 年までにはトレンチキャパシタも MIM 構造へ移行する。また、high-k 材料は、2010 年までには、Flash メモリのポリシリコン間絶縁膜(interpoly dielectric)に、2013 年までには、トンネル絶縁膜(tunnel dielectric)に必要とされるであろう。FeRAM については、 強誘電体や強磁性体のストレッジ材料が使用される用途で商業化されるであろう。これらの様々な材料が製造 のメインストリームとなるためには大きな困難な技術課題がある。加えて、相変化メモリ (PCM)デバイスは 2010 年までには商用化されると期待される。

スターティング・マテリアル分野では、SOI 基板のようなバルクシリコン基板に替わるものが、増えていくこと が予測される。加えて、様々な形の歪シリコン技術が具体化されていくと期待される。これらは IC 製造プロセス をモディファイすることになるが、IC の価値を高めてきたし、今後も高め続けることになる。このようなバルクの 代替法は、一般的には FEP にインパクトを与えることになるプロセスアーキテクチャが変更となる。また、このロ ードマップの期間内に出現すると予想される重要かつ困難なチャレンジは、次世代 450mm シリコン基板が必 要になることである。そのようなウェーハ大口径化は、増大するトランジスタ数と性能の向上に基づいた歴史的 に繰り返す生産性向上が維持されることが示唆されている。しかしながら、設計に影響を与えたり、non-CMOS の内容を含むような、いわゆる"More than Moore"のアプローチは産業内に拡大し続ける。更に、より生産性の 高い300mm fab の追求もなされている。ITRS はこれらのいくつかのアプローチ方法が生産要求にどのようにイ ンパクトを与えるかを積極的に検討していく。もし、次世代口径ウェーハを採用することが必要となれば、ウェー ハ準備に対して必要な条件がコスト的に見て有効であるのかどうかが関心事である。この基板がバルクシリコン なのか、SOI なのか、また歪シリコンが必要なのかも不明である。それ故、解決策となりえる代替基板の調査は 重要である。歴史的なウェーハロ径の変遷に基づけば、450mm 口径のシリコン基板で2012年にデバイス生産 するためには、工業化までにはもう数年しかない。

フロントエンドのクリーニングプロセスは、high-k 絶縁膜、メタルゲート電極や移動度エンハンストチャネル材料といった新しい材料が導入されてきており、引き続き重要であるであろう。微細化デバイスでは、ますますシャロー接合となり、このため、クリーニングプロセスは基板材料の除去並びにその表面のラフネスにまったく影響を与えないことが要求される。微細化した新デバイス構造は、ますます脆弱となっており、このためクリーニングプロセスでの物理的な衝撃を抑制しなければならないであろう。加えて、これらの新デバイス構造では、完全なクリーニングと側面(直角方向の表面)制御も要求されるであろう。DRAMスタックトキャパシタ及びトレンチキャパシタ構造では、アスペクト比の増大でサイドウォール部の汚染除去がますます困難となってくるであろう。 また、デバイスに影響を与える欠陥密度のキャラクタリゼーションのためにウェーハ上の28nmより小さなパーテ ィクルを信頼性よく検出するための、並びに歩留まり技術を学ぶための particle scanning 技術へのチャレンジが必要である。

デバイス微細化の普遍の要求は、最小デバイス素子の CD (Critical Dimension)を、少なくとも絶対値で、中 央値だけでなく分布の広がりを抑制して、制御することである。high-k 絶縁物やメタルゲートが導入されるには、 エッチングプロセスに十分な選択性とそれらの材料に与えるダメージの制御性が確認されているべきである。 CD を低減させるプロセスを高め、最適化して、微細化に対処する必要がある。ウェーハエッジ部でのエッチン グ均一性は特に困難な課題である。CD が改善されるのにしたがって、ラインエッジラフネス(LER)が CD コント ロールでますます重要となってきている。ライン幅がシュリンクした時に、LER はせいぜい一定である。このこと が、微細化での最も大きな課題の一つである。非プレーナ型トランジスタが必要になると、エッチングはますま す大きな課題となる。FinFET 構成では、選択性、異方性及びダメージ制御といった新たな制約条件が発生す る。

Table FEP1Front End Proces

Front End Processes Difficult Challenges

Difficult Challenges ≥ 22 nm	Summary of Issues						
	1.5 mm edge exclusion						
Startin - Matariala	FDSOI Si and buried oxide thickness control						
Starting Materials	SOI defectivity levels						
	Full production of 450 mm wafer size						
Surface Droporation	Critical surface particle size below 28 nm not measurable on wafer						
Surface Preparation	Ability to achieve clean surfaces while controlling material loss and surface damage						
	Introduction of high-k/metal gate into high performance (HP) and low operating/low standby power (LOP/LSTP) and equivalent oxide thickness (EOT) scaling below 0.8 nm						
	Increasing device performance with strain engineering and applying it to FDSOI and multi-gate technologies						
Thermal/Thin	Scaling extension junction depths below 10 nm while achieving high dopant activation						
Films/Doping/Etch	Achieving manufacturable interfacial contact resistivities below $10^{-7} \Omega$ -cm ² to meet parasitic series resistance requirements						
	Si thickness and control for FDSOI and Multi-gate						
	Gate critical dimension control for physical gate length < 20 nm						
	Introduction of new channel materials with high interface quality and low processing thermal budget						
	Improvement of oxide etching capability for high aspect ratio (>40) storage node formation in stack capacitor and for oxide hardmask for high aspect ration trench capacitor.						
	Improvement of Si etching capability for high A/R (>90) trench capacitor formation.						
DRAM	Continued scaling of stacked and trench capacitor dielectric Teq below 0.5 nm						
	Continued scaling of physcial dielectric thickness (tphys) while maintaining high dielectric constant (>90) and low leakage current of dielectric						
	Scaling of IPD Teq to <6Å for NAND and NOR						
	Scaling of tunnel oxide thickness to <8Å for NOR						
	Scaling of STI fill aspect ratio to >9 starting for NAND						
	PCM material conformality of ≥90%						
Non-volatile Memory	PCM minimum operating temperature of 125°C						
	PCM resistivity change and reset current density						
	Integration and scaling of FeRAM ferroelectric materials						
	Continued scaling of FeRAM cell structure						
Difficult Challenges < 22 nm	Summary of Issues						
	1.5 mm edge exclusion						
	FDSOI Si and buried oxide thickness control						
Starting Materials	SOI defectivity						
	Surface particles						
	Surface particles not measurable						
	Ability to achieve clean surfaces while controlling material loss and surface damage						
	Metrology of surfaces that may be horizontally or vertically oriented relative to the chip surface						
Surface Preparation	Achievement of statistically significant characterization of surfaces and interfaces that may be horizontally or vertically oriented relative to the chip surface						
	Achievement and maintenance of structural, chemical, and contamination control of surfaces and interfaces that may be horizontally or vertically oriented relative to the chip surface						
Thermal/Thin	Continued scaling of HP multigate device in all aspects: EOT, junctions, mobility enhancement, new channel materials, parasitic series resistance, contact silicidation.						
Films/Doping/Etch	Continued EOT scaling below 0.7 nm with appropriate metal gates						
	Gate CD Control						
DRAM	Continued scaling of capacitor structures for both stacked and trench type as well as continued scaling of dielectric thickness						
	Floating gate Flash technology considered unscalable beyond 22 nm-new Flash NVM technology will be required						
Non-volatile Memory	Continued scaling of phase change memory technology						
	Continued scaling of FeRAM technology						

技術要求と解決策候補

スターティングマテリアル

技術要求-Table FEP2aと FEP2 は DRAM のような高集積メモリ、高性能 MPU 及び ASIC を生産する際に 使用されるウェーハに関して、ウェーハメーカが製造する動向を予測したものである。これらの要求は全てのウ ェーハに共通するパラメータだけでなく、エピタキシャルおよび SOI ウェーハに固有なパラメータも含んでいる。 光散乱(LLS)欠陥密度、サイトフラットネス、エッジ除外領域のようなウェーハ特性を最適なコストで改善するに 障壁がある。結晶の引上げとその後の加工プロセスにおけるウェーハ製造コストと歩留りと同様に、これらの障 壁としては、評価・測定器の性能と処理能力がある。そこで、ITRS2005 版で導入された表記方法を継続してい ます。FET2a および 2b に示されたパラメータの動向に対して、ウェーハメーカが実現できるかを記載したのに 加え、計測機器が準備できるかを示している。表記方法とその意味¹ は、DRAM および高性能 MPU の両方を Figure に記載している。加えて、測定器情報とのハイパーリンクにより、新しいセクションは測定法に関係する 情報を提供する。²

ウェーハ種類-ITRSのスコープに含まれたデバイスに対して、これまでのスターティングマテリアルのシリコン基板は、CZ (Czochralski)法の鏡面ウェーハまたはエピタキシャルウェーハが歴史的に選ばれてきた。SOI (silicon-on-insulator)ウェーハ出荷数量は継続的に大きく成長しているが、鏡面ウェーハまたはエピタキシャルウェーハに比べれば未だ少ない。SOI ウェーハは、ロジックデバイスの高速化、低消費電力化、マルチゲートのような特殊なデバイス構造における性能向上によって、大きな需要のある主要デバイス分野に使われていく機会がある。しかし、実用的な大量生産を達成するために、ウェーハとデバイスプロセスの両方でさらなるな開発を必要とします。場合によっては、SOI でデバイスプロセスの簡素化も達成される。したがって、ウェーハ種類の選択は性能に対するチップあたりの全費用に強く依存しており、単にウェーハ価格だけでなく、すべてのコスト面を考慮すべきである。

DRAM のような汎用デバイスでは、一般的には低コストの CZ 鏡面ウェーハが用いられている。欠陥低減ラ イン検査および歩留まり向上のために使うインライン検査との干渉を避けるために、"crystal originated pits" (COP)を低減した CZ 鏡面ウェーハの要求が高まっている。高性能ロジックデバイスでは、ソフトエラー耐性や ラッチアップ抑制力などのデバイス堅牢性を大きくなり易くできるので、(CZ 鏡面ウェーハと比べると高価な)エ ピタキシャルウェーハが用いられている。ラッチアップ抑制に関しては、浅いトレンチ分離(STI:shallow trench isolation)の利用やラッチアップ耐性達成する代替ドーピング方法によって、もはや重大な要因ではなくなった。 加えて、部分 SOI はあるタイプの高性能ロジックデバイスに適用されてきた。

アニールウェーハは、表層が COP フリーのシリコンウェーハを提供する為の手段として 1990 年代前半に市 場に導入され、現在、多くの最先端デバイスに使用されている。アニーリングは高温で水素(直径 200mm 以 下)かアルゴンのどちらかの雰囲気で行われている。COP は適切に制御された CZ 成長法によっても可能であ る。ここで示したスターティングマテリアルの Table においては、アニールウェーハと"欠陥制御された(defect engineered) CZ ウェーハ"は、共に鏡面 CZ ウェーハとして記載し、一般特性の項目でパラメーター動向を示し ている。

これらの多様なウェーハは、おそらく今後も広く使われていくため、Table FEP2aと2bにCZ 鏡面ウェーハ、 一般的名もの加えて特殊なエピタキシャルおよびSOIウェーハが記載されている。スターティングマテリアルの

¹ 訳注: FEP2b の最下段にある色テーブル。

² 訳注:英語版で設けられていた Metrology information へのリンクは削除した。

種類をさらに増大させるエマージングマテリアルは、後に本文書内にて議論する。

パラメーターの値 ーウェーハ要求仕様は、各年の各パラメーターに対して最先端チップの歩留り低下が 1%を超えないような値にしてある。Table 中の値は、限定しているわけではないが、統計的な歩留りー欠陥モ デルから概ね算出されている。これらのモデルは、CD(Critical Dimension)ーこれは DRAM のハーフピッチ (すなわち技術世代)ー、ビット密度、トランジスター密度、チップサイズのような最先端の技術パラメーターを 考慮している。算出された値の妥当性は、ある場合には、限られたものであり、前提にしているモデルの的確さ や予測精度は時々疑わしい。ゲート酸化膜換算膜厚(EOT)と物理的なチャネル長が共にナノメートルレンジ になるデバイス寸法の到来によって、これらのモデルベース値に対応するのは非常にコストが高く、再検討を 必要とする場合もあるだろう。そのため、要求仕様を実現することで得られる発生原価と派生価値との関係を詳 細に再査定すると、適切な切口からモデルの適用限界が示されることになる。

モデル限界 ーモデルベースのパラメータ要求は、ウェーハ製造工程固有のパラメータ値のバラツキによる 効果を含んではいない。パラメータ値のバラツキには、2 種類の統計分布のどちらかが通常用いられる。 膜厚 のようなパラメータ値は、中央値か平均値に対して対称に分布し、良く知られた正規分布で表すことができる。 ゼロが下限となるパラメータの値(例えばサイトフラットネス,パーティクル密度,表面金属濃度)は、対数正規 分布で近似することができる、言い換えればパラメータの値の対数は正規分布に従う。対数正規分布は、非対 称性が高く、分布の上限方向に長い裾を引く。歩留りモデルの実証は 40 年間以上の IC 製造の経験にもかか わらず、捉え所がないままで残っている。

材料起因の歩留まり低下の理想的な管理方法はスターティングマテリアル起因の歩留り低下が全 IC 製造 歩留り低下の 1%を超えないように、欠陥の種類別歩留まり低下を割り振るであろう。特定の欠陥による歩留り 低下は、(1)パラメータ値で決まる不良率(適切な歩留りモデルで設定されている)に、(2)そのパラメータ値を 持つウェーハの割合(正規分布か対数正規分布によって設定されている)を掛けたものを積分することによっ て得られる。この評価方法を用いれば、受入れ可能なウェーハ仕様の分布を決定することができるだろう。統 計分布による仕様を有効的に実施するためには、ウェーハメーカのプロセスが充分に理解され、コントロール され、IC ユーザの要求に整合する必要がある。これらの理想を達成することができるまでは、最も有効な情報 に基づいたポアソン分布による歩留りモデルが用いられており、各パラメータ値にはそのパラメータに対応す る歩留りが99%になるような限界値が割り当てられることになる。さらに、どのパラメータによる歩留り損失も他の パラメータによる歩留り損失には大きな影響を与えないと仮定する。言い換えると、欠陥による歩留りへの影響 は統計的に独立な事象ということを仮定する。評価に使う妥当なデータが得られれば、この経験に基づく仮定 から得られる要求仕様値は、前に述べたパラメータ分布に基づく設定方法で得られる限界値とあまり変わらな いことが示されるであろう。

Table FEP2a

Starting Materials Technology Requirements—Near-term Years

Year of Production	2007	2008	2009	2010	2011	2012	2013	2014	2015
DRAM ½ Pitch (nm) (contacted)	65	57	50	45	40	36	32	28	25
MPU/ASIC Metal 1 (M1) ½ Pitch (nm)(contacted)	68	59	52	45	40	36	32	28	25
MPU Physical Gate Length (nm)	25	23	20	18	16	14	13	11	10
DRAM Total Chip Area (mm ²)	93	74	59	93	74	59	93	74	59
DRAM Active Transistor Area (mm ²)	29.6	23.1	18.2	29.1	23.1	18.3	29.1	23.1	18.3
MPU High-Performance Total Chip Area(mm	²) 310	246	195	310	246	195	310	246	195
MPU High-Performance Active Transistor Area(mm²)	31.7	25.1	20.0	31.7	25.1	20.0	31.7	25.1	20.0
General Characteristics * (99% Chip Yield)									
Maximum Substrate Diameter (mm)—High-volume Production (>20K wafer starts per month)**	300	300	300	300	300	450	450	450	450
Edge exclusion (mm)	2	2	2	2	2	1.5	1.5	1.5	1.5
Front surface particle size (nm), latex sphere equivalent (A)	≥65	≥65	≥65	≥65	≥65	≥45	≥45	≥45	≥32
Particles (cm-2)	≤0.32	≤0.30	≤0.30	≤ 0.15	≤ 0.15	≤ 0.32	≤ 0.16	≤ 0.16	≤ 0.31
Particles (#/wf)	≤218	≤209	≤205	≤ 105	≤ 105	≤ 498	≤ 249	≤ 249	≤ 492
Site flatness (nm), SFQR 26mm x 8 mm Site Size	≤65	≤57	≤50	≤45	≤40	≤36	≤32	≤28	≤25
Nanotopography, p-v, 2 mm dia. analysis area	≤16	≤14	≤13	<u>≤11</u>	<mark>≤10</mark>	≤9	≤8	≤7	≤6
Epitaxial Wafer * (99% Chip Yield)	1	<u> </u>	1	<u> </u>					
Large structural epi defects (DRAM) (cm ⁻²) (B)	≤0.011	≤ 0.014	≤ 0.017	≤ 0.011	≤ 0.014	≤ 0.017	≤ 0.011	≤ 0.014	≤ 0.017
Large structural epi defects (MPU) (cm ⁻²) (B)	≤0.003	≤ 0.004	≤ 0.005	≤ 0.003	≤ 0.004	≤ 0.005	≤ 0.003	≤ 0.004	≤ 0.005
Small structural epi defects (DRAM) (cm ²) (C)	≤0.022	≤ 0.027	≤ 0.034	≤ 0.022	≤ 0.027	≤ 0.034	≤ 0.022	≤ 0.027	≤ 0.034
Small structural epi defects (MPU) (cm ⁻²) (C)	≤0.006	≤0.008	≤ 0.010	≤ 0.006	≤ 0.008	≤ 0.010	≤ 0.006	≤ 0.008	≤ 0.010
Silicon-On-Insulator Wafer* (99% Chip Yield)			· · ·			<u>.</u>			
Edge exclusion (mm) ***	2	2	2	2	2	1.5	1.5	1.5	1.5
Starting silicon layer thickness (Partially Depleted) (tolerance \pm 5%, 3 σ) (nm) (D)	48-83	44-76	40-60	37-55	34-50	31-45	29-42	27-38	25-35
Starting silicon layer thickness (Fully Depleted) (tolerance $\pm 5\%$, 3σ) (nm) (E)				15-28	14-17	14-16	13-16	13-14	12-14
Buried oxide (BOX) thickness (Fully Depleted) (tolerance \pm 5%, 3 σ) (nm) (F)				26-44	24-40	22-36	18-32	16-28	16-26
D _{LASOI} , Large area SOI wafer defects (DRAM) (cm ⁻²) (G)	≤ 0.011	<mark>≤ 0.014</mark>	<mark>≤ 0.017</mark>	≤ 0.011	≤ 0.014	≤ 0.017	≤ 0.011	≤ 0.014	≤ 0.017
D_{LASOIs} Large area SOI wafer defects (MPU) (cm ⁻²) (G)	≤ 0.003	≤ 0.004	≤ 0.005	≤ 0.003	≤ 0.004	≤ 0.005	≤ 0.003	≤ 0.004	≤ 0.005
D_{SASOI} , Small area SOI wafer defects (DRAM) (cm ⁻²) (H)	≤ 0.170	≤ 0.218	≤ 0.276	≤ 0.173	<mark>≤ 0.218</mark>	≤ 0.274	≤ 0.173	≤ 0.218	≤ 0.274
D _{SASOI} , Small area SOI wafer defects (MPU) (cm ⁻²) (H)	≤ 0.159	≤ 0.200	≤ 0.252	≤ 0.159	≤ 0.200	≤ 0.252	≤ 0.159	≤ 0.200	≤ 0.252

Table FEP2b Startin	ng Materi	als Techn	ology Req	uirements-	-Long-ter	rm Years	
Year of Production	2016	2017	2018	2019	2020	2021	2022
DRAM ½ Pitch (nm) (contacted)	22	20	18	16	14	13	11
MPU/ASIC Metal 1 (M1) ½ Pitch (nm)(contacted)	22	20	18	16	14	13	11
MPU Physical Gate Length (nm)	9	8	7	6	6	5	4
DRAM Total Chip Area (mm ²)	93	74	59	93	74	59	93
DRAM Active Transistor Area (mm ²)	29.1	23.1	18.3	29.1	23.1	18.3	29.1
MPU High-Performance Total Chip Area(mm ²)	310	246	195	310	246	195	310
MPU High-Performance Active Transistor Area(mm ²)	31.7	25.1	20.0	31.7	25.1	20.0	31.7
General Characteristics * (99% Chip Yield)							
Maximum Substrate Diameter (mm)—High-volume Production (>20K wafer starts per month)**	450	450	450	450	450	450	450
Edge exclusion (mm)	1.5	1.5	1.5	1.5	1.5	1.5	1.5
Front surface particle size (nm), latex sphere equivalent (A)	≥ 32	≥ 32	≥ 22	≥ 22	≥22	≥16	≥16
Particles (cm-2)	≤ 0.16	≤ 0.16	≤ 0.33	≤ 0.17	≤ 0.17	≤ 0.31	≤ 0.16
Particles (#/wf)	≤ 246	≤ 246	≤ 521	≤ 260	≤ 260	≤ 492	≤246
Site flatness (nm), SFQR 26mm x 8 mm Site Size	≤ 23	≤ 20	≤ 18	≤ 16	≤ 14	≤ 13	≤ 11
Nanotopography, p-v, 2 mm dia. analysis area (I)	≤6	≤ 5	≤4	≤4	≤4	≤3	≤3
Epitaxial Wafer * (99% Chip Yield)							
Large structural epi defects (DRAM) (cm ⁻²) (B)	≤ 0.011	≤ 0.014	≤ 0.017	≤ 0.011	≤ 0.014	≤ 0.017	≤ 0.011
Large structural epi defects (MPU) (cm ⁻²) (B)	<mark>≤0.003</mark>	≤ 0.004	≤ 0.005	≤ 0.003	≤ 0.004	≤ 0.005	≤ 0.003
Small structural epi defects (DRAM) (cm ⁻²) (C)	≤ 0.022	≤ 0.027	≤ 0.034	≤ 0.022	≤ 0.027	≤ 0.034	≤ 0.022
Small structural epi defects (MPU) (cm ⁻²) (C)	≤ 0.006	≤ 0.008	≤ 0.010	≤ 0.006	≤ 0.008	≤ 0.010	≤ 0.006
Silicon-On-Insulator Wafer* (99% Chip Yield)							
Edge exclusion (mm) ***	1.5	1.5	1.5	1.5	1.5	1.5	1.5
Starting silicon layer thickness (Partially Depleted) (tolerance \pm 5%, 3 σ) (nm) (D)	23-32	22-30	21-28	19-26	18-24	18-23	17-21
Starting silicon layer thickness (Fully Depleted) (tolerance \pm 5%, 3 σ) (nm) (E)	12-13	12-13	12-13	11-12	11-12	11-12	11-12
Buried oxide (BOX) thickness (Fully Depleted) (tolerance \pm 5%, 3 σ) (nm) (F)	14-22	12-20	10-18	10-16	8-14	8-12	6-12
D_{LASOI} , Large area SOI wafer defects (DRAM) (cm ⁻²) (G)	≤ 0.011	≤ 0.014	≤ 0.017	≤ 0.011	≤ 0.014	≤ 0.017	≤ 0.011
D_{LASOI} , Large area SOI wafer defects (MPU) (cm ⁻²) (G)	≤ 0.003	≤ 0.004	≤ 0.005	≤ 0.003	≤ 0.004	≤ 0.005	≤ 0.003
D_{SASOI} , Small area SOI wafer defects (DRAM) (cm ⁻²) (H)	≤ 0.173	≤ 0.218	≤ 0.274	≤ 0.173	≤ 0.218	≤0.274	≤ 0.173
D _{SASOI} , Small area SOI wafer defects (MPU) (cm ⁻²) (H)	≤ 0.159	≤ 0.200	≤ 0.252	≤ 0.159	≤ 0.200	≤ 0.252	≤ 0.159

Meaning and Color Coding of Left Box	Meaning and Color Coding of Right Box						
Technology Requirements Value and Supplier Manufacturing Capability by Color	Metrology Readiness Capability by Color						
Manufacturable solutions exist, and are being optimized	Manufacturable solutions exist, and are being optimized						
Manufacturable solutions are known	Manufacturable solutions are known						
Interim solutions are known	Interim solutions are known						
Manufacturable solutions are NOT known	Manufacturable solutions are NOT known						

10 フロントエンドプロセス

Table FEP2aとFEP2b に対する注釈

[A] ウェーハ表面のパーティクルサイズ dm は実用的に測定出来る最小サイズである。ウェーハ表面の問題になるパーティクルサイズ dc は K₁F, [K₁=1] で表わされる(ここで F は DRAM の 1/2 ピッチであり、特定の技術世代におけるウェーハ表面パーティクル密度を計算する時に使われる)。

パーティクル密度は次式で計算される。

 $n = n_C * (d_m / d_C)^2$

ここで n_C は通常の Maly の歩留り算出式から求めたものであり、 { $Y = exp [-(D_pR_p) A_{eff}]$ 、この式に現れる A_{eff} は有効チップ面積で A_{eff} = 2.5*F²T+(1-aF²T/A_{chip}) A_{chip} *0.18、a は DRAM セルファクター (Table FEP5a, b 参照)、T は対象となる技術世代での 1 チップあたりのトランジスタ数かチップあたりのビット数}。

[B] 大きなエピ構造欠陥⁴は 99%歩留りでモデル化され、Y = exp(-D_{LAD} R_{LAD} A_{chip})³で表される、ここで R_{LAD}=1 であり⁵、A_{chip} は DRAM あるいは高性能 MPU などに応じて妥当な値を用いる。

[C] 小さなエピ構造欠陥⁶は99%歩留りでモデル化され、Y = exp(-D_{SF} R_{SF} A_{chip})³で表される、ここで R_{SF}=0.5 であり、A_{chip}はDRAM ある いは高性能 MPU などに応じて妥当な値を用いる。スターティングマテリアルでは量産の DRAM 面積あるいは高性能 MPU の MPU 面 積を用いて計算する。

[D] シリコンのデバイス層の最終膜厚(PD: Partially Depleted の場合)は MPU 物理ゲート長の 2 倍で与えられる(レンジは中心値± 25%)。目標値のレンジは、ウェーハ中心の測定値を基準にして、ウェーハ面内測定値のウェーハ中心測定値に対するプラスあるいは マイナスの偏差(%)の最大値を均一性の指標としている。デバイス製造工程でのシリコン層の減少を考慮し、デバイスの最終膜厚に 10nm(レンジの最小)~20nm(レンジの最大)を加えた値をスターティングマテリアルとしてのSi 膜厚としている。2009年以降は膜厚減少 も厳しく制御されると考え、Si 膜厚レンジの最小値・最大値のどちらも 10nm を加えたものをスターティングマテリアルとしての Si 膜厚にし ている。

[E] シリコンのデバイス層の最終膜厚(FD: Fully Depleted の場合)は、2010~2011 年では MPU 物理ゲート長の 0.35 倍で与えられ、2012 年以降では MPU 物理ゲート長の 0.3 倍で与えられる(レンジは中心値±25%)。目標値のレンジは、ウェーハ中心の測定値を基準にし、ウェーハ面内測定値のウェーハ中心測定値に対するプラスあるいはマイナスの偏差(%)の最大値を均一性の指標としている。デバイス製造工程でのシリコン層の減少を考慮し、Si 膜厚レンジの最小値・最大値のどちらも 10nm を加えたものをスターティングマテリアルとしての Si 膜厚にしている。

[F] FDSOI に対する BOX(Buried Oxide)の厚さは、MPU 物理ゲート長の2倍で与えられる。

[G] 大面積の SOI 欠陥(LASOI defect)は 99% でモデル化され、Y = exp(-D_{LASOI} R_{LASOI} A_{chip})³ で表され、D_{LASOI} = LASOI 欠陥の密度、 R_{LASOI} =1.0 (現時点での最善推定).LASOI 欠陥源には、欠損した Si and/or BOX or 貼合せ欠陥が含まれるだろう。

[H] 小面積の SOI 欠陥(SASOI defect)は 99%でモデル化され、Y = exp(-D_{SASOI} R_{SASOI} A_{chip})³で表され、D_{SASOI} = SASOI 欠陥の密度、 R_{SASOI} =0.2 (現時点での最善推定)。SASOI 欠陥源としては、COP、金属シリサイド、トップシリコン層中の局所的 SiO2 島などが含まれる。 これらの SASOI 欠陥は光散乱測定(LLS: Localized Light Scattering)^{7 8 9} でも検出できる。

[1] 直径 2mm の領域の P-V (Peak-to-Valley)しきい値。P-V の最大値は経験値を元に F/4 とした(F は DRAM の 1/2 ピッチ)。

CoO(Cost of Ownership) -多くのパラメータへの許容可能値が計測技術の限界に近づいているので、ウェ ーハメーカと IC メーカは、受入れ可能な製品分布とコストを明確にするとともに現状レベルを保つために共同 作業が重要になる。IC 歩留り/欠陥モデルのさらなる開発と有効性確認が必要である。しかしながら、最も重 要なことは、計測限界まで要求仕様高めて"作り得る最高品質のウェーハ"と CoO を比較評価することではなく、 高い IC 歩留りを保てる範囲でいくらか緩めの要求仕様に対して比較評価を行うことである。ここでその例をあ げると、スターティングマテリアルの表面金属要求仕様とパーティクル汚染要求仕様は、表面処理の表にある ゲート前洗浄の要求仕様より緩い値になっている(Table FEP3a と 3b 参照)。これは、ゲート前洗浄などの IC 製 造工程で得られる最低の除去効率 50%(表面の Fe 除去では 95%の報告例もある)を仮定して緩くしているた

³ W. Maly, H.T. Heineken, and F. Agricola, "A Simple New Yield Model," Semiconductor International, No. 7, 1994, 148–154.

⁴ 訳注:Large structural epi defects はラテックス粒子換算で1µmより大きなサイズ。

⁵ 訳注: R_{LAD}は LAD のキルレート。

⁶ 訳注: Small structural epi defects はラテックス粒子換算で1µm以下のサイズ。

⁷ Y. Omura, S. Nakashima, K. Izumi, and T. Ishii, "0.1mm-Gate, Ultrathin-Film CMOS Devices Using SIMOX Substrate with 80-nm-Thick Buried Oxide Layer," IEDM Tech. Digest, 1991, 675–678.

⁸ W. P. Maszara, R. Dockerty, C.F.H. Gondran and P.K. Vasudev. "SOI Materials for Mainstream CMOS Technology," in: "Silicon-on-Insulator Technology and Devices VIII," S. Cristoloveanu, P.L.F. Hemment, K. Izumi and S. Wilson, eds., PV 97-23, The Electrochemical Society Proceeding Series, Pennington, NJ, 1997, 15–26.

⁹ H. Aga, M. Nakano and K. Mitani. "Study of HF Defects in Thin Bonded SOI Dependent on Original Wafers," Extended Abstracts of the 1998 International Conference on Solid State Devices and Materials, Hiroshima, Japan (1998), 304–305.

めである。IC メーカーから要求されるウェーハ表面の化学的性質(親水性 vs 疎水性)、出荷に伴うウェーハキ ャリアとウェーハ表面との相互作用、保管室の湿度などは、その後の不純物やパーティクルのウェーハ表面吸 着に重要な影響を及ぼすことも指摘しておく。特定のパラメータ(即ちサイトフラットネス)に対して、100%ウェー ハ検査の有効性を検証するモデルが開発されたので CoO の重要性が確認できた。このモデルは、100%検査 を実施しなかった場合に高い確率で生じる不良チップを含んでデバイスプロセスに投入してしまうことによる潜 在的な損失に対して、IC メーカの仕様に 100%保証するのに必要な付加的なウェーハメーカのコストを考察し た。この手法を使うワークシートは、ここでリンクされているように、入手可能なので、IC メーカは、ウェーハ仕様 と関心のある製品群にトレードオフが適切かを分析することができる。

ウェーハパラメータの選択 ーウェーハ表面の化学性質と物理構造が重要な関心事である。適切なモデル ベースの定義がないので前者のパラメータは Table FEP2a および FEP2b には記載されていない。化学的欠陥 は金属、有機物粒子、表面化学残留物が含まれる。これらの欠陥は、どのタイプのウェーハに対しても重大な ものであるが、特に薄膜 SOI では薄い Si 層中に金属が拡散すると、表面金属の悪影響が強調される。有機汚 染は、ウェーハ保管や搬送の雰囲気に強く依存するため、Table FEP2a および FEP2b には含まれていない。

両面研磨ウェーハの採用で、化学的特性および物理的特性の両方を向上しているためにウェーハ裏面の パーティクルにも注意を払う必要がある。研磨された裏面は、マクロな汚染やウェーハ搬送時の傷が容易に顕 在化する。そのため、裏面のクリーン化や傷に配慮された精巧な搬送装置が要求される。しかしながら、 Starting Materials IC Users Survey に基づくと、裏面パーティクルによるサイトフラットネスの劣化は、重大事では ないため今回の ITRS2007 には含まれていない。なお、いかなる裏面処理(例えば、外部ゲッタリング、裏面酸 化膜シール)も裏面と表面の両鏡面の品質が劣化する可能性があり、直径 200mm 以上の標準的な Si ウェー ハ製造方法は互換性がない。

ウェーハおもて面の重要な物理特性はウェーハトポグラフィー、結晶欠陥と表面欠陥である。ウェーハトポグ ラフィーは、空間周波数によってサイトフラットネス、表面ウェイビネス、ナノトポグラフィーあるいは表面マイクロ ラフネスに分類できる種々なウェーハ形状カテゴリーを網羅する。おもて面のサイトフラットネス、ナノトポグラフ ィーは最も重要なウェーハ形状パラメータと考えられており、この ITRS 版で言及する。裏面のトポグラフィーも、 特に、ウェーハとチャックの相互作用の可能性の観点から、最近注目されだした。しかし、この相互作用を定量 化する技術はまだ十分には煮詰まっていないので,今に時点で Table にはこのパラメータを含めていない。エ ッジ近傍のウェーハ形状は、歩留まりを律則しうるシリコンウェーハ特性として浮かび上がってきた。しばしば edge roll-off (ERO)と言われ、実質上平坦な大部分のウェーハ中央領域とエッジプロファイル(故意に丸みを持 たせたウェーハ外周領域)との間領域で角度方向あるいは半径方向に変化する様々な特徴を網羅する。評価 指標についての業界合意が出来ていないので将来の技術世代に対する ERO 動向値は確立されていない。

構造欠陥は、COP やバルクマイクロディフェクト(BMD)のような結晶育成欠陥を含む。COP 制御方法は前 に議論した。先進シリコン製造技術では、格子間酸素濃度とは独立に BMD を制御できる。それに加えて、現 在のデバイス工程は、より低温でより短時間の熱サイクルを使うので、イントリシックゲッタリングのための高密 度 BMD を作り込むのには適していない。その結果、顧客がゲッタリングのための BMD に依存しているアプリ ケーションでは、シリコンサプライヤーとオプションについて注意深い議論をする必要がある。

他のスターティングマテリアルに対する要求は、異なったウェーハタイプに対する特定の表面欠陥で表す。 鏡面ウェーハを使って製造されるあるデバイス(DRAM のような)は非常に浅く小さなスクラッチやピットに敏感 であろうと最近のデータは示している。エピタキシャルウェーハやSOIウェーハにはこの種の表面欠陥が少しし か見られない。一方、エピタキシャルウェーハやSOIウェーハには大構造欠陥(>1µmと便宜上定義)や小構 造欠陥(<1µm)がある。エピタキシャルウェーハには積層欠陥のような成長過程で入った結晶欠陥と基板表 面のパーティクル起因の大欠陥が入りやすい。エピタキシャルウェーハを使うときには、歩留まりを最大にする ようにこれらの欠陥を制御しなければならない。幾つかの欠陥はSOI固有のものである。歩留まりに対しては大面積欠陥が最大の関心事で、SOI層のボイドとSOI/BOX界面の大欠陥が含まれる。これらの大欠陥はチップ歩留まりに重大な影響をすると判断され、キルレート¹⁰は100%となっている。最上シリコン層(数十ナノメータから十分の数ミクロン)中のCOP、金属シリサイドあるいは局所SiO2島のような小欠陥はデバイス性能にそれほど重大な影響を与えないと信じられており、そのために、許容密度はより小さなキルレートに基づいて計算されている。これらの欠陥をカウントし、サイズを測り、組成と形状を決めるレーザ走査あるいはその他の評価装置は重要な測定法課題である。検出限界サイズは改善され続けているが、組成と形状識別は不十分なままである。このようなので、表面欠陥の除去と防止はシリコンウェーハ技術において極限技術を駆使したチャレンジであり続ける。

ゲート酸化膜耐圧や他の歩留まり劣化要因の結晶成長パラメータ依存性は点欠陥やその集合体の役割 共々精力的に実証されてきた。そこに出てくる欠陥密度(D₀)は何世代ものデバイスに対して材料品質の尺度 として効果的に使われてきた。しかし、EOT<2nmのデバイスに対してはこのパラメータはもはやデバイスの歩 留まりや性能の指標にはならず、従って、要求項目として、Table FEP2aとFEP2bには含まれていない。しかし、 high-k ゲート絶縁膜が導入された時にプリおよびポストゲート表面処理方法が変更されるならばスターティング マテリアル清浄度の要求は変わるかも知れないことを指摘する(表面処理の章を参照)。

SOI ウェーハの評価技術は重要な課題である。可視光で動作する光学測定装置は、SOI を評価するにあた って、鏡面ウェーハあるいはエピタキシャルウェーハを評価するのと同じ能力を持ってはいない。Si と BOX 層 からの多重反射による干渉効果は、鏡面ウェーハやエピタキシャルウェーハに比べて、これらの測定装置の応 答を本質的に変えてしまい、一般的には、測定能力が劣化する。少なくとも 10nm より厚い表層シリコン層に対 して、最近開発された紫外/遠紫外波長光学装置は、その波長での光吸収深さが非常に小さいので、干渉効 果などによる困難さを低減するのに役立つことが分かった。様々な SOI 欠陥カテゴリーに対する評価法は、 種々のタイプの欠陥をデコレートするが一義的な識別は出来ない化学的破壊エッチングを必要とする。これら の様々な欠陥は全てが同じ起因、大きさ、デバイス歩留まりに対するインパクトではなく、そのために、異なっ たキルレートとなる。これに加えて、検査しているシリコン層を完全にエッチングしてしまうことを避けるために極 めて小さいエッチング取り代となるが故に、非常に薄い表層シリコン層 SOI ウェーハのデコレート欠陥エッチン グは極めて困難である。非破壊で早いターンアラウンドである評価方法が SOI 材料の電気的性質や構造欠陥 測定に必要である。最後に、種々の歪みシリコン構造評価問題(空間的に変化する歪み水準と Si:Ge 組成、独 特な表面ラフネスはもとより貫通転位とそれに関連する欠陥)は相当な努力が必要とされる(エマージングマテ リアル章参照)。

SOI ウェーハの層厚と均一性が Table FEP2a と FEP2b にある。これらのウェーハに対しては、昨今の広範囲 な IC アプリケーションは相当広範囲な Si デバイス層厚と埋め込み酸化膜(BOX)厚を必要とする。幾つかのや り方による SOI ウェーハ製造は、この範囲の SOI アプリケーションに供給可能な生産となった。電子移動度を増 加させ、それよりかなり小さいが正孔移動度も増加させる二軸引っ張り歪みが Si 層に掛かっているのを除けば 従来の SOI と同じ層構造である歪み SOI(sSOI)を、ある場合には、含んでいる。歪みシリコンはもっと詳細にこ の章のエマージングマテリアル節で論じられている。この Table は部分空乏型(PD)と完全空乏型(FD)デバイス に対する購入時のシリコン厚¹¹である。PD 厚値は 2020 年まで延長してあるが、2012 年頃には実際のアプリケーションはマルチゲートデバイスであると予想される。大まかには、これらの PD 値はマルチゲートデバイスの 予想シリコン厚と一致している。業界内の実際の製造状況と一致させるために、2010 年以前の FD 厚の値は Table FEP2a から削除してある。

¹⁰ 訳注:kill rate/kill ratio は欠陥の何%が歩留まりに影響するかの値。

¹¹ 訳注:表層シリコン厚。

解決策候補 ーFigure FEP2 は最も重要なスターティングマテリアル課題のリストと、特定できた可能な解決 策を示し、これらの解決策の開発と大量生産移行のタイミングなども示す。Table FEP2aと FEP2b に一致して、 Figure FEP2 は、300mm あるいはそれ以上の大口径ウェーハで作られる最先端 DRAM と高性能 MPU の要求 を反映している。しかし、90nm 技術世代以降での 200mm ウェーハの利用は行われており、必要なフラットネス とナノトポグラフィー水準を達成するために両面鏡面研磨が必要であることを指摘する。このタイプのウェーハ の推進にはウェーハサプライヤーとユーザーに追加投資が必要となる。



Figure FEP2 Starting Materials Potential Solutions

材料選択 ー材料選択カテゴリーは二つに分かれるー欠陥制御 CZ と SOI ウェーハ。材料タイプの選択は、 IC アプリケーションとコストパーフォマンス最適化に強く依存する。前者はコストに敏感なアプリケーションに使われ、後者は性能に敏感なアプリケーションに使われる。Figure FEP2 に書いてあるように、解決策候補は分散し、そのことは使えるリソースに対する大きな課題をもたらす。 エマージングマテリアル -ITRS の目標を満たすために他の方法を増補する材料の解決策、エマージング マテリアル、の活用はシリコン業界の将来にとって極めて重要であり続ける。ITRS2007 には、エマージング テリアルの三つの明確なカテゴリーが特定されている:1)熱管理解決策、2)移動度増大解決策、3)システムオ ンチップ解決策。将来のマイクロエレクトロニクスアプリケーションの熱管理解決策(即ち、熱損失特性の改善) を潜在的に提供できるエマージングマテリアルの例は次のようなものである:シリコンオンダイアモンド、SiO2よ り熱伝導度の高い材質の絶縁物、例えば、Al₂O3(アルミナ)あるいは窒化シリコンを使った SOI。熱損失に関係 した事項に加えて、将来のマイクロエレクトロニクスシステムはシリコンより大きな移動度を持つトランジスターチ ャネルが特徴となろう。チャネル移動度の増大と目的としたエマージングマテリアルの解決策候補には、歪み シリコン、ゲルマニウム(歪み緩和した、あるいは、歪んでいる)とカーボンナノチューブなどがある。最後に、新 しい機能性を古典的な CMOS 論理アーキテクチュアに組み込むこともまたエマージングマテリアルの革新がも たらす。高抵抗シリコン基板とシリコン上のモノリシック光配線はシステムオンチップの解決策候補である。将来 のマイクロエレクトロニクスが直面している重要な課題に対する技術的な解決策を潜在的にもたらすけれども、 これらエマージングマテリアルのトピックスは、今年の ITRS2007 Table FEP2a と FEP2b に詳細な仕様を記載す るには成熟度が足りない。しかし、これらのトピックスは見守り続けられであろうし、ITRS スターティングマテリア ルチームのエマージングマテリアル小委員会は*詳細な注釈と参考文献をオンライン読者のために纏めた。*

ウェーハ直径 -生産性増大の一部は、歴史的にはウェーハ大口径化によって達成されてきた。業界が重 大な経済的課題に直面した時期に200mmから300mmへの移行が起きた。このような事情が、歴史的周期に 基づく予想タイミングに対して、この直径による大量生産開始を実質上遅らせた。これは、既に、300mmから 450mmへの移行タイミングに影響している。先行するウェーハハンドリング操作に使われるメカニカル Si ウェ ーハ"標準"草案を検討する活動が業界内で最近ある程度増えたが、必要とされる2012年に大口径化を達成 するスケジュールから業界は相当遅れている。450mmシリコンウェーハ導入に関する問題点は別途編集され、 450mm ポジションペーパーとしてオンラインで入手できる。

サイトフラットネス -300mm ウェーハが両面ポリシュになることでサイトフラットネス工程能力を業界は本質的に 高められた。この根本的な進歩の更なる改善は IC メーカーの 45nm あたりの技術世代の要求を満たすと予想される。 この時点以降の引き続く改善は、Figure FEP2 と付随テキストで議論されているようなものを含む新しいフラットネス改 善技術を取り入れることが必要になろう。しかし、次世代リソグラフィーは実際のフラットネス要求に大きなインパクトを 与えるかも知れない。

表面処理

フロントエンドの表面処理への技術要求は、技術的クロスワード的にまで達してきた。モデルは、歴史的に 発展技術に向けた ITRS 計画を実行する事によって、クリティカルなパーティクル数や表面金属を含んだ形で、 前洗浄基準が決定されてきた。結果として、新しい積極的なモデルの欠乏により、ゲート前洗浄の理解は今も そして今後も変化は無い。ウルトラシャロージャンクションの効果的な洗浄、新しいインテグレーション計画、新 しい材料、新しいトランジスタ構造は、フロントエンドの表面処理に対して、新しい要求を出す事になるだろう。 CMPにおけるセリアベースのスラリー使用、せり上げソース/ドレイン用エピタキシャル SiGeの使用、新しいキャ パシター材料、高ドーズ注入されたレジストの除去能力、材料に衝撃を与える事の無い小さなパーティクル除 去、高アスペクトコンタクトは、新技術開発や薬液そして乾燥の開発を要求するであろう。

表面処理の技術要求を Table FEP3a 及び FEP3b に示す。より多くの詳細は補足材料関連利用の事。Table FEP3a の中に表面処理の困難な挑戦も含まれている。Hf ベースの材料が 45nm 及び 32nm の技術世代に実行される準備ができている様に見えるが、フロントエンドの表面処理のニーズを定量化する事は、将来のゲート絶縁膜、ゲート電極、またそれらの特性に関連したデータの不足により、問題を含め続ける。メタルゲート材料とそれらのインテグレーション計画は未だ研究段階である。しかし、デュアルメタル CMOS デバイスで使用されるメタルは、デバイス性能に影響しないレベルにまで、やはり洗浄されなければならない。

ウェーハ表面および裏面上の微粒子汚染は、ますます厳しいレベルで注目されつづける。構造またはエッ チング材料へのダメージのないパーティクルレベルの制御は、困難な挑戦と見なされる。ポアソン分布は、歩 留まりに基づいた表面パーティクルの許容欠陥密度を決定するために使われ続ける。キラー欠陥サイズやクリ ティカルなパーティクル径は、技術世代と共に減少し続ける。特徴的なサイズが減少する間、増加しているダイ サイズで、モデルは分かれた。新しいモデルは、直径 30nm 未満のパーティクルデータ不足のために間に合 わない。これら将来のモデルが、歩留まり要求をより重要とし、歩留まり向上ロードマップとの互換性を保証する ために、*歩留まり向上 TWG* によって要求されるであろう。

歴史的にクリティカルなパーティクル数は、DRAM 技術を基本としており、1 チップにつき DRAM のハーフ ピッチ、セル面積、1 チップ辺りのファンクション数(ギガ・ビット)、そしてチップサイズの変化によって変動して きた。表面処理 Sub-TWG チームの合意は、デバイスメーカーによって使用されるクリティカルなパーティクル レベルが対応する方法で変動してはならない。一度、最小限レベルが達成されるならば、スペックは技術の変 化で増加してはいけない。Flashの最小寸法が、DRAM よりも 2 年先行していることから、技術発祥としての DRAM の使用が再審査下にある事も注意するべきである。

裏面とベベルエッヂ欠陥とパーティクルについては、歩留りへの影響に注意し、より徹底的に調査されている。現在、ウェーは裏面やエッジでの欠陥を検出するための装置が商業ベースで市販されており、さらに多くの歩留りに関するデータが、もうすぐ出てくるはずである。しかしながら、裏面パーティクルで最小レベルが望ましいと言う理解で、殆どデータが無い、そして殆どのモデルは、ウェーハ表面の歩留りと裏面パーティクルのサイズや密度を結び付ける事ができない。パーティクルサイズに基づいた裏面パーティクルの適切なスペックに関して未だ制限されているが、それらがホトリンの焦点深度に影響を与える様なあまりに大きくては(50 ミクロンより大きい)ならない事については合意されている。更なる説明についてはテーブル注釈を参照のこと。

2007 年に、表面処理の Sub-TWG チームは、先端のプロセスが唯一有効な技術の挑戦を常に示す訳では ないことを容認した。マリ方程式によって用いられるプロセスステップごとの 99%の歩留りは、99.99999%の歩留 り(いわゆる Oppm が必要である医療や自動車産業用のアプリケーションにたいして充分なものでは無い。キラ ー欠陥が、これら昔の技術のために非常に大きなサイズになっているが(それは 10 年だけ先端 CMOS を遅ら せるかもしれない)、この歩留りに見合うために克服しなければならない表面処理の挑戦は、同じく、重い課題 であって、ロードマップのはるか下の方で欠陥密度の議論のために数を必要としている。これは、将来の ITRS 版で解決される話題である。

パーティクルコンタミネーションの制御は、構造的なダメージをゼロにする事で、酸化膜とシリコン膜の損失 を最小にする必要が、より挑戦的になるであろう。酸化膜とシリコンロスの要求は、表面処理のロードマップでど の様なアイテムにおいても多くの議論を引き起こしてきた。プレーナ型CMOSデバイスでのこの要求は、ゲート 後洗浄の工程において最も重要になる。ゲート前洗浄への要求は、一般に重要なものとされていない。しかし、 デバイス構造が MUGFETs (Multigate field effect transistors)と FinFETs に進化する事で、その要求は、将来変 化するかもわからない。ゲート後洗浄工程に対する値というのは、ダメージが無いポリシリコン層と酸化膜層基 板を用いて、多数回のアッシング/洗浄を行った結果の平均値であって、デバイスウェーハを用いた単一洗 浄の結果ではない。シリコンと酸化膜ロスの数値は、エクステンション領域が露出された、全てのゲート後、また インプラ後のマスク洗浄工程等の組み合わせで緩和された値として表されてもいる。この要求値は、会社から 会社で異なるであろう。なぜなら、デバイスタイプによってゲートエッチング後の洗浄は大きく異なるだろうし、 USJ (Ultra shallow junction)プロファイルもデバイスに依存するだろうから。DRAM デバイスではゲートエッチ 後の洗浄はわずか 4 回しかないが、システム・オン・チップ (SOC) RF とアナログデバイスは、2~3 倍のゲート 種類があるだろうし、有りがちなフォトレジストのリワークを含めないとしても、12 以上のレジスト剥離回数になる だろう。これらのデバイスは、確かに、テーブルリストされている、材料ロスの値に必要になる。キャッピングレイ ヤーの存在とその種類は USJ のプロファイルと、その結果として許容される材料ロスの量に対して、大きく影響 するだろう。

埋め込み酸化膜層の界面で金属が堆積するかもしれないという証拠があって、2010年までの SOI の導入と、 エレベーテッドソース/ドレインの実現は、金属汚染の許容レベルに影響を及ぼすかもしれない。これが、許 容金属レベルに対して、どの様に影響を及ぼすかは未だ明らかではなく、そして、これらのテーブルで説明さ れてこなかった。クリティカルなパーティクルスペックの様に、PIDS チームによって述べられている様に、以前 のロードマップの金属に対する要求は、テクノロジー変化で変動してきた。許容金属レベルへの要求がテクノ ロジーの変化で増加する事は無いという類似した決定がなされた。

デバイスが、堆積によるゲート絶縁材料や、歪みチャネルを形成するためのエピタキシャル Si、SiGe 等を用 いて作り始めており、界面制御は、ますます重要になってきている。high-k ゲート絶縁膜は成膜前に酸化もしく は窒化された表面を必要とするかもしれない。ところが、エピタキシャル Si は酸化膜の無い表面を必要とする。 表面処理が high-k 成膜前に行う要求は、おそらく、従来の酸化炉や急速熱処理工程よりも、低いカーボンと酸 素条件が必要になるであろう。high-k ゲート絶縁膜は物理的な膜厚が厚くなる事によって、金属コンタミ制御に 対する要求が緩和されるかもしれない。その適切なレベルは、安定したベースラインで定められて、プロセスを 通じてモデル化される必要がある。現在は未だ調査段階である。ゲート形成後、エッチング後洗浄は、high-k 絶縁膜と金属ゲート電極との互換性を導き込まなければならない。これは、腐食もしくは酸化、CD 損失、そし て金属ゲートのロスもしくはラフネスを防ぐ事も含まれている。新しい MPU や DRAM 材料は、非常に高い選択 的なエッチング特性とプロセスの必要性を増やすであろう。また、これらは有害な ESH 効果なしで導入されな ければならない。

ウオーターマークや乾燥に関連した欠陥が、洗浄された表面で寛容に取り扱われる事ができないという一般的な理解がある。従って、テーブルを挟んで「0」と示したウオーターマークのための項目は、2007年のロードマップにおいて削除されている。それでも、高いアスペクト比構造を乾燥させる事は、進行中の問題のままとなっている。

	U				0,	1				
Year of Production	2007	2008	2009	2010	2011	2012	2013	2014	2015	Driver
DRAM ¹ / ₂ Pitch (nm) (contacted)	65	57	50	45	40	36	32	28	25	$D^{1/_{2}}$
MPU/ASIC Metal 1 (M1) 1/2 Pitch (nm)(contacted)	68	59	52	45	40	36	32	28	25	М
MPU Physical Gate Length (nm)	25	23	20	18	16	14	13	11	10	М
Wafer diameter (mm)	300	300	300	300	300	450	450	450	450	D ½, M
Wafer edge exclusion (mm)	2	2	2	2	2	1.5	1.5	1.5	1.5	D ½, M
Front surface particles										
Killer defect density, $D_p R_p (\#/cm^2) [A]$	0.11	0.14	0.17	0.11	0.14	0.17	0.11	0.14	0.17	D ½
Critical particle diameter, dc (nm) [B]	32.5	28.3	25.0	22.5	20.0	17.9	15.9	14.2	12.6	D ½
Critical particle count, D _{pw} (#/wafer) [C]	75.4	75.4	75.4	74.7	74.7	270.6	170.5	170.5	170.5	D ½
Back surface particle diameter: lithography and measurement tools (μm) [D]	0.12	0.12	0.1	0.1	0.1	0.1	NA	NA	NA	D ½
Back surface particles: lithography and measurement tools (#/wafer) [E]	200	200	200	200	200	200	NA	NA	NA	D ½
Back surface particle diameter: all other tools (µm) [D]	0.16	0.16	0.14	0.14	0.14	0.14	NA	NA	NA	$D^{1/_{2}}$
Back surface particles: all other tools (#/wafer) [E]	200	200	200	200	200	200	NA	NA	NA	$D^{1/_{2}}$
Critical GOI surface metals (10 ¹⁰ atoms/cm ²) [F]	0.5	0.5	0.5	0.5	0.5	0.5	0.5	0.5	0.5	MPU
Critical other surface metals (10 ¹⁰ atoms/cm ²) [F]	1	1	1	1	1	1	1	1	1	MPU
Mobile ions (10 ¹⁰ atoms/cm ²) [G]	2	2	2	2	2	2	2	2	2	MPU
Surface carbon (10 ¹³ atoms/cm ²) [H]	1.2	1	0.9	0.9	0.9	0.9	0.9	0.9	0.9	
Surface oxygen (10 ¹³ atoms/cm ²) [I]	0.1	0.1	0.1	0.1	0.1	0.1	0.1	0.1	0.1	D ½, M
Surface roughness LVGX, RMS (Å) [J]	4	4	4	2	2	2	2	2	2	
Silicon and oxide loss (Å) on polysilicon blanket test wafers per LDD clean step—DRAM [K]	1.5	1.2	1.2	♦ 0.9	♦ 0.9	♦ 0.9	•0.6	•0.6	•0.6	М
Silicon and oxide loss (Å) on polysilicon blanket test wafers per LDD clean step—Microprocessor/SoC/Analog [L]	0.5	0.4	0.4	♦ 0.3	♦ 0.3	♦0.3	◆0.2	♦0.2	• 0.2	М

Table FEP3a

Front End Surface Preparation Technology Requirements—Near-term Years

Manufacturable solutions exist, and are being optimized



Interim solutions are known

Manufacturable solutions are NOT known

Year of Production	2016	2017	2018	2019	2020	2021	2022	Driver
DRAM 1/2 Pitch (nm) (contacted)	22	20	18	16	14	13	11	D ½
MPU/ASIC Metal 1 (M1) ¹ / ₂ Pitch (nm)(contacted)	22	20	18	16	14	13	11	М
MPU Physical Gate Length (nm)	9	8	7	6	6	5	4	М
Wafer diameter (mm)	450	450	450	450	450	450	450	D ½, M
Wafer edge exclusion (mm)	1.5	1.5	1.5	1.5	1.5	1.5	1.5	D ½, M
Front surface particles								
Killer defect density, D _p R _p (#/cm ²) [A]	0.11	0.14	0.17	0.11	0.14	0.17	0.11	$D^{1/_{2}}$
Critical particle diameter, d _c (nm) [B]	11.3	10.0	8.9	8.0	7.1	6.3	5.6	$D^{1/_{2}}$
Critical particle count, D _{pw} (#/wafer) [C]	170.5	170.5	170.5	170.5	170.5	170.5	170.5	D ½
Back surface particle diameter: lithography and measurement tools (µm) [D]	NA	NA	NA	NA	NA	NA	NA	D 1/2
Back surface particles: lithography and measurement tools (#/wafer) [E]	NA	NA	NA	NA	NA	NA	NA	D 1/2
Back surface particle diameter: all other tools (µm) [D]	NA	NA	NA	NA	NA	NA	NA	D 1/2
Back surface particles: all other tools (#/wafer) [E]	NA	NA	NA	NA	NA	NA	NA	D ½
Critical GOI surface metals (10 ¹⁰ atoms/cm ²) [F]	0.5	0.5	0.5	0.5	0.5	0.5	0.5	MPU
Critical other surface metals (10 ¹⁰ atoms/cm ²) [F]	1	1	1	1	1	1	1	MPU
Mobile ions (10 ¹⁰ atoms/cm ²) [G]	2	2	2	2	2	2	2	MPU
Surface carbon (10 ¹³ atoms/cm ²) [H]	0.9	0.9	0.9	0.9	0.9	0.9	0.9	
Surface oxygen (10 ¹³ atoms/cm ²) [I]	0.1	0.1	0.1	0.1	0.1	0.1	0.1	D ½, M
Surface roughness LVGX, RMS (Å) [J]	2	2	2	2	2	2	2	
Silicon and oxide loss (Å) on polysilicon blanket test wafers per LDD clean	A 0.6	A 0.6	A0.6	A 0.6	A 0.6	A 0.6	A 0.6	м
step—DRAM [K]	+0.0	₹0.0	₹0.0	₹0.0	₹0.0	V 0.0	₹0.0	11/1
Silicon and oxide loss (Å) on polysilicon blanket test wafers per LDD clean step—Microprocessor/SoC/Analog [L]	0.2	0.2	♦0.2	0.2	0.2	0.2	♦0.2	М

 Table FEP3b
 Front End Surface Preparation Technology Requirements—Long-term Years

Manufacturable solutions exist, and are being optimized Manufacturable solutions are known Interim solutions are known



Manufacturable solutions are NOT known

Table FEP3aとFEP3b に対する注釈

[A] キラー欠陥密度は、デバイス歩留まり 99%の解析式 Y=0.99=exp[-D_pR_pA_{eff}]から計算される。A_{eff} は実効チップ面積、D_p は欠陥密度、R_p はひとつの欠陥がデバイス不良を引き起こす確率を表す欠陥キラーファクターを示す。D_pR_p の積はウェーハ上のデバイスキラー欠陥密度を示す。R_p はパーティクルの大きさや形、パーティクルの成分、デバイスレイアウトの詳細を含む多数の要因に依存する。従来は、クリティカルなパーティクル化 d_c を超えるどんなパーティクルに対しても、R_p は 0.2 と仮定された。DRAM の場合は、A_{eff}=2.5F²T+(1-aF²T/A_{chip})*0.6A_{etip}で、ここで F は最小の形状サイズ、a はセル占有ファクター、T はチップ当たりの DRAM ビット数(トランジスタ数)、A_{chip} は DRAM チップサイズである。MPU の場合は、A_{eff}=aT(GL)²で、ここで GL はゲート長である。A_{eff} は各々の技術世代と共に増えたり減ったりするため、D_pR_p は常に年々減少するとは限らない。

[B] 歩留向上ではクリティカルなパーティクル径 d。は、メタルのハーフピッチの 1/2 として Yield Enhancement で定義される。最も多い微粒子の汚染は不規則な形状をしているため、d。は実効的なパーティクル径を考えるべきである。

[C] クリティカルなパーティクル径より大きな全てのパーティクルに対して、キラーファクターRpが 0.2 であると仮定している一例が示されている。これはロードマップの前バージョンで作られた仮定であるが、普遍的に有効でなく一つの計算例の目的に対してのみ含めて考えられる。パーティクル数/ウェーハは[Rp*3.14159*(ウェーハ半径—エッジ除外領域)²]を使用して計算される。クリティカルなパーティクルサイズのパーティクル数/ウェーハから、変化を引き起こすサイズのパーティクル数/ウェーハに変換するために、提案された変換式は次のとおり。: Datemate=Dcritical*(dcritical/datemate)². 算出された値は実際に DRAM 技術と共に変化する。しかし、デバイスメーカーによって使用される、クリティカルなパーティクルレベルは、それに対応する方法で変動すべきでは無い。一度最小レベルが達成されたら、その値は、テクノロジーの変化で増加する事は無い。

[D]と[E] プロセスやハンドリング時に付着する実験的なモデルやデータはあるが(そして、将来の Table では、これらのモデルが採用されるかもしれない。)、半導体プロセスに対して劣化させうる裏面パーティクル数や大きさに関して、業界内での合意は得られていない。 結果として、裏面のコンタクト仕様が、現在の現実的な予測(どのフロントエンドプロセス装置においても接触回数を反映している。)や将 来のアグレッシブなリソグラフィの改善に基づいている。リソグラフィ工程において、裏面パーティクルがウェーハ表面で焦点面をずらし クリティカルな寸法変化を引き起こすことにより、デバイス歩留まりに重大な影響を与えるという議論がなされてきた。しかしながら、どのよ うにピンチャックで制限された裏面接触が裏面パーティクル密度と相互に作用して、ウェーハ裏面の平坦度変化を引き起こすかについ ては明らかになっていない。加えて、リソグラフィのロードマップの中で明記されていないため、焦点深度 (DOF)が年々どのように変わ るかについても明らかではない。リソ装置/測定装置のアグレッシブな仕様は、エッジグリップまたはエッジ接触型のハンドリングだけを必 要とするかもしれない。ウェーハ裏面の仕上げ面や薄膜の大きなばらつきにより、処理中ウェーハの裏面パーティクルの絶対レベルを 測定することは可能ではない。一般に可能なことは、特別のプロセスか処理時に裏面パーティクルの増加数を評価するために、鏡面ウ ェーハの表面を裏返しにして処理することである。裏面パーティクルの評価指標はウェハエッヂ 3mm を除外している。これらの評価指 標は、どんなフロントエンドプロセス装置でも、全ての接触回数を反映する。

[F] 以前のロードマップでは、金属汚染のターゲットが、ゲート酸化膜厚の関数として金属汚染による不良を決定する経験的モデルに 基づいている。しかしながら、このモデルが導かれた実験で使われた酸化膜は、現在使われているゲート酸化膜よりはるかに厚かった。 より最近のデータは、最新のアプローチが適切であることを示している。金属は、経験的に3つのクラスに分類される。^{12,13} (a) Na や K のように簡単に洗浄可能な可能イオン。これらの可動イオンは、容量-電圧 (CV) テストでのフラットバンド電圧シフトを50mV 以下とする ことでモデル化できるだろう。(b) Ni、Cu、Cr、Co、Hf、Pt のような、シリコン中に溶解するかシリサイドを形成する金属、そして、(c) Ca、Ba、 Sr のような、ゲート酸化膜の初期耐圧; GOI(Gate Oxide Integrity)の主なキラー。Fe のような金属は、分類(b)と(c)の両方になるだろう。可 動イオンの目標値は、CV テストで測定される許容しきい値電圧のシフトに基づいている。GOI キラーと他の金属に対する現在の目標値 は、経験的なデータに基づいている。¹⁴ 将来予測では、その影響は物理的な絶縁膜厚(EOT ではない)でスケーリングされるべきだが、 high-k 材料の導入で物理膜厚が増加するため、目標値の予測があまり厳密ではない理由になるかもしれない。しかし、物理的な絶縁膜 厚の予測と同様にそのような予測を確証するデータがない状況では、将来も目標値は一定に維持されている。最終的に、SOI の導入は、 幾つかの金属が埋め込み酸化膜層の界面に蓄積することを示唆する証拠があるため、金属汚染の許容レベルに影響するかもしれない。 これがどのように許容金属レベルに影響するかまだ明確になっておらず、これらの Table の中で説明されていない。将来年で考えるべ きもう一つの要因は、ウェーハ当りの平均汚染とは対照的に、局在化した汚染の空間分布である。

[G] 可動性イオン D_i のモデルは、許容しきい値電圧変動量(ATVV)の一部のしきい値電圧シフトを生ずるイオン数を計算する。ATVV は 1999 年 ITRS の Table 28a の 15 列目に記載されていたが、もはやその記載がなくなっている。2003 年の可動イオンモデルの目的に おいては、LOP または LSTP 技術に対して ATVV が電源電圧の 3%であると仮定されている(PIDS 章を参照)。可動イオンに分配された ATVV の比率は 5%であると仮定される。従って、D_i=1/q(C_{gate} *ATVV*0.05)となる。ここで Cgate が電気的に等価な SiO₂ ゲート絶縁膜厚 さに対して計算され、q が一つの電子の電荷である。このモデルでは、D_i = ((3.9*8.85)/1.6)* (0.05*ATVV/EOT)*10⁹ となる。ここで、ATVV が mV の単位であり、EOT が nm の単位であり(PIDS 章中の LOP または LSTP 技術要求の Table からも)、酸化膜の比誘電率は 3.9 である。D_iは ATVV に比例するだけでなく EOT に反比例するため、D_iの値が常に年と共に減少するとは限らないことに注意してほ しい。

[H] 表面処理後の有機的汚染による残存炭素量。180nm 技術世代の表面炭素量は、露出したシリコンウェーハの 10%の炭素原子被覆 に相当した(7.3E+13 原子/cm²)。以降の技術世代での表面炭素量は、180nm に対して CD (½ DRAM ½ pitch)の比率で直線的にスケー リングされた。D_e=(CD/180)(7.3E+13)

[1] 1E+12 原子/cm²未満の表面酸素濃度は、エピタキシャル洗浄の要求から導かれる。シリコンと SiGe のエピタキシャル堆積は、現在い くつかのデバイスに対して使用されているが、歪シリコンチャネル技術の実施とともに、より広い範囲で見られるだろう。あるレベルの酸 化物はエピタキシャル堆積前に in-situ で除去できるが、より低い堆積温度への移行により、高温水素プリベークの使用が不可能になる だろう。1E+13 原子/cm² 未満の表面酸素濃度は、シリサイド前洗浄のような処理には許容される。現在のゲート前洗浄は酸化物フリーの 表面を要求しないが、酸素の中間濃度レベルは不安定なため、ゲート酸化前の表面は、連続的な酸化層によって完全に保護されるか、 1E+13/cm² 未満の酸素濃度のどちらかにするべきである。酸素の中間的なレベルは不安定である。現在の high-k ゲート絶縁膜は、堆積 前に酸化物無し、もしくは覆われた表面を要求するが、シリコン上に high-k 膜を堆積出来るかどうか明確にはなっていない。

[J] 2001年のITRS では、表面ラフネスを引き起こす表面処理によって、チャネルモビリティが 10%よりも大きく劣化されないことが仮定されていた。さらに、現在の技術は、AFM に基づいた測定で 2ÅRMS の表面マイクロラフネスで良好に製造可能であることが要求された。 このことは、付加的な粗さを引き起こす表面処理に対してほぼ正しいが、低電圧ゲート酸化(LVGX)の前洗浄直後に製品上の粗さを測定することの方がより直接的である。この場合、トータルの表面マイクロラフネスは、前洗浄、初期酸化膜除去、イオン注入スクリーン酸化、 ダミーまたは犠牲酸化、高電圧用ゲート酸化の最初の酸化(デュアルゲートフロー)、プラズマ窒化で生じた粗さによって引き起こされた 付加的なマイクロラフネスに加えて、スターティング基板の粗さを考慮する必要がある。これを考慮に入れて、製品は、4ÅRMS の表面 マイクロラフネスで最近は問題なく製造されてきた。これは、キャリアモビリティが AFM マイクロラフネス計測ツールによって典型的にサ ンプリングされるものより、小さな空間の周波数で主に影響を受けることを示す TCAD 予測によって、部分的に説明されるかもしれない。 要求値が近期日でスケーリングされていない理由は、キャリア移動度が、この同時期に、一定に保たれた PIDS のロードマップになって いたためである。

[K] シリコンと酸化膜ロスの数値は、DRAM デバイスの要求によって決められおり、DRAM プロセスフロー中で、ソース、ドレインエクス テンションが形成される過程において、全ゲート、インプラ後のマスク洗浄工程など典型な 4 つの組み合せで寛容に取り扱うかも知れな いシリコンと酸化膜ロスの事を意味している。その具体的な数値は、パターンの無いポリシリコンもしくは酸化膜テストウェーハ上で光学 上測定されたシリコンと酸化膜ロスと関連している。製品上の実際の消費は、プラズマエッチング/アッシングからのダメージ、イオン注入 およびドーパント濃度に依存して変わるだろう。駆動電流(lds)への悪影響を制御するために、数値を減少させる要求に応えている。もし ソース/ドレインのエクステンション下のシリコンが凹んでいると、接合プロファイルを変化させて、ソース/ドレインのエクステンション下のシリコンが凹んでいると、接合プロファイルを変化させて、スース/ドレインのエクステンション下のシリコンが凹んでいると、接合プロファイルを変化させて、スース/ドレインのエクステンション下のシリコンが凹んでいると、酸化物を消費しないことによって、これはさらにシリコンを酸化し、消費 するために、その後のプロセス能力を低下させる。この対応策と注入マスクレベル、接合深さおよびクリティカル・寸法のような Table パラ メーターを結び付ける正確なモデルを表すことはまだ出来ていない。ICメーカーは、シリコンロスを65nm 世代では洗浄ステップ毎に1.5 Å、57nm 世代では洗浄ステップ毎に1.2Åを、現在目標としている。他の技術の値は、これら2つの値より外挿もしくは内挿されたもので ある。より長期年でどの数値が要求されるか、あるいは、どの数値が可能なのかは明らかでない。したがって、その数値は、その後 2010 年で 0.9Åに設定され、その後一定となっている。

例えばレーザー、静電気や他の新しいプロセスの他の洗浄技術は、研究開発の高いレベル経験しており、

¹² P.W. Mertens, "Advanced Cleaning Technology," invited tutorial, UCPSS 2000, (2000), Ostende, Belgium, 31-48.

¹³ P.W. Mertens, et. al., "Recent Advances in Wafer Cleaning Technology," Semicon Europa Front End Technology Conference, Munich, (April 24, 2001).

¹⁴ P. W. Mertens, T. Bearda, M. Houssa, L. M. Loewenstein, I. Teerlinck, R. Vos, I. Cornelissen, S. De Gendt, K. Kenis, M. Meuris and M. M. Heyns, "Advanced Cleaning for the Growth of Ultrathin Gate Oxide", 11th International Conference on Insulating Films on Semiconductors, Erlangen, Germany (June 16-19, 1999), in Microelectronic Engineering 48, 1999, 199.

もし実行されているならば、おそらく枚葉システム上に在るだろう。洗浄のために使用される薬液は進化し続け るだろう。特に RCA 洗浄で見られる薬液の希釈は、必然性ではない伝統的な RCA1-RCA2 で洗浄できるが、 可能性段階から量産段階へ移行された。例えば、希釈 HCl リンスは多くの用途の中で SC2 (Standard Clean 2) に置き換わる。超希釈 SC1 (Standard Clean 1)もしくは NH4OH は研究されている。それらは酸化膜やシリコンへ のアタックを少なく出来るため、希釈薬液は先端工場で支持を得て採用されてきている。オゾン水プロセスは 幾つかの硫酸ベースのレジスト剥離や後洗浄の代替として使用されている。インプラされたフォトレジストの剥 離や洗浄に関連した材料損失の問題を対応するために、アッシングの無いプロセスに向かう傾向にある。しか しながら、プラズマ剥離や洗浄プロセスもまた進化している。新しいガスの明確化や新しいテクノロジー源は、 有望な結果を示している。ゲートスタックの金属の存在は、伝統的な SPM (Sulfuric Peroxide Mixture)の代わり に、溶解力のある化学的性質で、関心と研究が行われている。レジスト除去のためのウェットのみのプロセスは、 全ての状況に対して適当な方法と言うわけではなく、また低温エアロゾル処理の様な技術で、アッシング無し のレジスト除去を可能にするために、研究が行われている。材料の将来性の問題は、特徴付けられて、理解さ れる必要がある。最終的に、先端リソグラフィのための液浸リソグラフィや新レジスト明確化の出現は、更に新し い洗浄への挑戦となるだろう。

22nm での表面処理の挑戦がどの様な事が発生するかは明らかではなく、短期的な(2013 年、32nm 向け) 事のみ、潜在的な解決が示されている。SiGe や III-V の表面だけでなく縦方向の表面に対する洗浄や測定技術は新しい挑戦になるだろう。過去の場合の様に、現行そして将来の表面処理のプロセスは、継続的な改良 努力が主題になっている事が期待される。

ESH や歩留まり向上の様な他技術は、表面処理と互いに密接に関わっている。薬液の使用量削減、薬液や水のリサイクル、より無害な薬液を用いた代替プロセスは、ESH や CoO に利益をもたらすことが出来る。薬液や水の使用量削減努力は継続されるべきである。自動化されたプロセスモニタリングや制御は、CoO についても削減でき、これらの使用が増えることは、モニタウェーハのコストが高くなる 300mm 以上の大口径ウェーハにとって特に期待されている。新洗浄技術の要求は、液浸リソグラフィと関連して生じるが、それらは、その液浸リソグラフィ方法の実施と結び付けられるだろう。このため、新洗浄技術の要求は、将来リソグラフィ技術ワーキンググループによって項目化されるのが望ましい。表面処理は、薬液や純水中の適切な純度レベルを定義するために必要な欠陥低減技術と互いに関わり合っている。CoO を最小にするため、アグレッシブな純度ターゲットは、技術的に正当な理由がある所でのみ採用されるべきである。表面処理の全ての分野において、プロセス、欠陥低減、コスト、そして ESH の中でバランスが達成されなければならない。包括的な情報に関しては Environment, Safety and Health の章を参照すること。

	2007	2010	2013	2016	2019	2022				
DRAM 1/2 Pitch	65nm	45nm	2012 2014 32nm	2015 2017 22nm	16nm	2021 11nm				
Interface control for deposited high-κ dielectrics, epitaxial Si, and SiGe/strained Si										
Improved ex-situ passivation										
Integration surface preparation ^a										
Chemically compatible high-k removal after gate definition										
Dry/wet combination cleans										
Wet chemical cleans										
Dry chemical cleans										
Alternative integration schemes										
Removal of small particles without etch of underlying or surrounding material and without structural damage Advanced non-damaging batch										
megasonics Non-damaging megasonic single										
wafer techniques										
Advanced surfactants and										
formulations Nozzle-based particle removal										
techniques										
techniques										
cleaning										
Photoresist and residue removal with low material loss -silicon substrate loss for shallow source drain -silicon oxidation -fluorocarbon based residue Advanced downstream plasma processing										
Combined dry and wet cleaning										
Aerosol techniques (cryogenic, fluid)										
Advanced all-wet cleaning										
New plasma processing chemical forumlations		i i								
New plasma processing source techology										
Research Required Development Underway Qualification/Pre-Production Continuous Improvement										
This legend indicates the time dur	ing which res	search, development, a	nd qualification/pre-	production should	be taking place for the	e solution.				

a) Integrated Surface Preparation techniques include various techniques that can be coupled to the deposition chamber and allow processing to continue with minimal exposure to the atmosphere. This includes, but is not limited to, UV-based cleaning, gas phase techniques, and single wafer wet techniques.

Figure FEP3 Front End Surface Preparation Potential Solutions

22 フロントエンドプロセス



Figure FEP3 Front End Surface Preparation Potential Solutions (continued)

熱プロセス/薄膜、ドーピングおよびエッチング

フロントエンドプロセスでは高い品質と均一性、欠陥の無い膜の成長、堆積、エッチング、およびドーピング が求められる。これらの膜は、絶縁膜や導体または半導体(例えば、シリコン)である。フロントエンドプロセスの 困難な挑戦は次の内容を含んでいる; (1) 信頼性が保証された極薄(電気的実効膜厚≤1.0nm)ゲート絶縁膜の 成長あるいは堆積; (2) ロジックとDRAM コンデンサーの両方に必要な適当な界面層を含んだ代替高誘電率 膜の開発; (3) 空乏化しない低抵抗ゲート電極材料の開発; (4) チャネル中への歪の形成により、NMOS、 PMOS 両デバイスでのチャネル移動度の増加を実現する信頼性の高いプロセスの開発; (5) 浅接合デバイス への低抵抗コンタクト形成、(6) 良好な CD コントロールを可能とする、レジストトリミングとゲートのエッチングプ ロセスの開発。これら以外の重要な挑戦として、急峻なチャネルドーピングプロファイルの形成、サーマルバジ ェットが小さい状況下において注入後の欠陥に基づくリーク電流を最小にするための欠陥の管理、および正 確な側壁構造の形成がある。

PIDS の章で詳しく述べられているように、さらにデバイスのスケーリングをしてもトランジスタ性能の向上を維持するためには多くの「技術革新」が必要になると予想される。(キャリア移動度と駆動電流を上げるための)歪み Si チャネルは最近導入され、歪みを導入するための他の方式の可能性の評価が進められている。今年、 (ゲートリークを減少させ、短チャネル効果を制御するための)high-k ゲート絶縁膜、および(ゲートスタック層の 実用上のスケーリングを律則するドープド・ポリシリコンの空乏化を取り除くための)メタルゲートが 2008 年まで には使用される計画であるということが劇的にアナウンスされた。これらの新素材と構造をうまく導入しても、プ レーナ形バルク CMOS トランジスタの限界、特にしきい値電圧と駆動電圧の低下で顕著になるサブスレッショ ルド・リーク電流の増加により、完全空乏型の SOI(Silicon on Insulator)(あるいは GOI(Ge on Insulator))トランジ スタや、マルチゲートトランジスタのような新しいデバイス構造の導入が促進されるであろう。次の 5~7 年間に おけるこのような新素材とデバイス構造の急速な導入は、開発への挑戦のみならず、効果的で費用効率の高 い生産技術と統合するという今までに例のないさまざまな挑戦を必要とする。このように技術が移り変わる時期 においては、デバイス構造の選択肢が多数あることから、産業界内において異なった方針が採用されることに なる。一部のデバイスメーカではバルク CMOS でアグレッシブなスケーリングを進めるのに対し、それ以外のメ ーカでは要求値が緩和される FDSOI やマルチゲートに移っていくことになる。Table FEP4a と FEP4b に、熱プ ロセス、薄膜、ドーピング、およびエッチングについての要求値を示した。

熱プロセス/薄膜

ゲート絶縁膜は将来のデバイススケーリングに対する最も困難な挑戦の 1 つとして浮上してきた。Table FEP4aとFEP4bにまとめられた要求から、酸化膜換算膜厚が実質的に 1nm 以下になることが示されている。直接トンネル電流と(ポリシリコン層からの)ボロンの突き抜け現象により膜厚がおよそ 1nm 以下の酸窒化膜は使用されなくなる。大きな許容リーク電流を有する高速動作の用途においても、大きなリーク電流のために酸窒化膜の 1nm あるいはそれ以下の膜厚へのスケーリングの進展が ITRS2003 から止まっているように思われる。幸いにも、高移動度チャネルが実現されたことで high-k 絶縁膜の必要性が数年遅れることになった。それにもかかわらず、高誘電率材料は早くも 2008 年には期待されている。同じ年には空乏化の無いメタルゲート電極が必要とされる。許容されるリーク電流が非常に小さい低消費電力用途にも、ポリシリコンゲート電極が使い続けられる訳だが、高誘電率膜は早くとも 2008 年に必要とされる。差し当たり、短期のゲート絶縁膜の解としては、極薄膜のシリコン酸窒化膜を使用し、製造することが求められている。

Grey cells indicale the requirements projected of	ny jor ini	ermeulaie,	or long-le	m years. r	veur-ierm i	ine items a	re noi inci	uueu.	
Year of Production	2007	2008	2009	2010	2011	2012	2013	2014	2015
MPU/ASIC Metal 1 (M1) ^{1/2} Pitch (nm)(contacted)	68	59	52	45	40	36	32	28	25
MPU Physical Gate Length (nm)	25	23	20	18	16	14	13	11	10
Equivalent physical oxide thickness for bulk MPU/ASIC $T_{\alpha x}$ (nm) for 1E20-doped poly-Si [A, A1, A2]	1								
Equivalent physical oxide thickness for bulk MPU/ASIC $T_{\alpha x}$ (nm) for 1.5E20-doped poly-Si [A, A1, A2]	1.1	0.5							
Equivalent physical oxide thickness for bulk MPU/ASIC T_{cx} (nm) for 3E20-doped poly-Si [A, A1, A2]	1.2	0.71	0.54	0.41					
Equivalent physical oxide thickness for bulk MPU/ASIC T_{ox} (nm) for metal gate [A, A1, A2]		0.9	0.75	0.65	0.55	0.5			
Gate dielectric leakage at 100 °C (A/cm²) bulk high-performance [B, B1, B2]	8.0E+02	8.7E+02	1.0E+03	1.1E+03	1.3E+03	1.4E+03			
Metal gate work function for bulk MPU/ASIC $ E_{c,v} - \phi_m $ (eV) [C]		<0.2	<0.2	<0.2	<0.2	<0.2			
Channel doping concentration (cm ⁻³), for bulk design [D]	4.8E+18	3.7E+18	4.1E+18	5.4E+18	6.6E+18	8.4E+18			
Bulk/FDSOI/DG – Long channel electron mobility enhancement factor due to strain for MPU/ASIC [E]	1.8	1.8	1.8	1.8	1.8	1.8	1.8	1.8	1.8
Drain extension X _i (nm) for bulk MPU/ASIC [F]	12.5	11	10	9	8	7			
Maximum allowable parasitic series resistance for bulk NMOS MPU/ASIC × width ((Ω –µm) from PIDS [G]	200	200	200	180	180	180			
Maximum drain extension sheet resistance for bulk MPU/ASIC (NMOS) (Ω/sq) [G]	650	740	810	900	1015	1160			
Extension lateral abruptness for bulk MPU/ASIC (nm/decade) [H]	2.5	2.3	2.0	1.8	1.6	1.4			
Contact X _i (nm) for bulk MPU/ASIC [1]	27.5	25.3	22	19.8	17.6	15.4			
Allowable junction leakage for bulk MPU/ASIC (μ A/ μ m)	0.34	0.71	0.7	0.64	0.74	0.68			
Sidewall spacer thickness (nm) for bulk MPU/ASIC [J]	27.5	25.3	22	19.8	17.6	15.4			
Maximum silicon consumption for bulk MPU/ASIC (nm) [K]	13.8	12.7	11	9.9	8.8	7.7			
Silicide thickness for bulk MPU/ASIC (nm) [L]	17	15	13	12	11	9			
Contact silicide sheet R_s for bulk MPU/ASIC (Ω /sq) [M]	9.6	10.5	12.1	13.5	15.1	17.3			
Contact maximum resistivity for bulk MPU/ASIC (Ω-cm²) [N]	1.2E-07	1.0E-07	9.2E-08	7.0E-08	6.2E-08	5.6E-08			
STI depth bulk (nm) [O]	353	339	335	331	323	316			
Trench width at top (nm) [P]	65	57	50	45	40	35			
Trench sidewall angle (degrees) [Q}	>87.4	>87.6	>87.9	>88.1	>88.2	>88.4			
Trench fill aspect ratio – bulk [R]	6.0	6.5	7.2	7.9	8.6	9.5			
Equivalent physical oxide thickness for FDSOI MPU/ASIC T _{ox} (nm) for metal gate [A, A1, A2]				0.7	0.6	0.55	0.5	0.5	0.5
Gate dielectric leakage at 100°C (A/cm ²) FDSOI high-performance [B, B1, B2]				1.1E+03	1.3E+03	1.4E+03	1.5E+03	1.8E+03	2.0E+03
Metal gate work function for FDSOI MPU/ASIC $\phi_m - E_i$ (eV) NMOS/PMOS [S]				<u>±0.15</u>	<u>±0.15</u>	<u>±0.15</u>	<u>±0.15</u>	<u>±0.15</u>	<u>±0.15</u>
Saturation velocity enhancement factor MPU/ASIC [T]	1	1.1	1.1	1.1	1*	1*	1*	1*	1*
Si thickness FDSOI (nm) from PIDS [T]				5.5	5.2	4.5	4	3.5	3.2
Maximum allowable parasitic series resistance for FDSOI NMOS MPU/ASIC × width ((Ω -µm) [G]				180	180	180	170	160	160
Maximum drain extension sheet resistance for FDSOI MPU/ASIC (NMOS) (Ω/sq) [G]				730	770	890	1000	1150	1250
Spacer thickness, FDSOI elevated contact [J]				9.9	8.8	7.7	7.2	6.1	5.5
Thickness of FDSOI elevated junction (nm) [U}				18	16	14	13	11	10
Maximum silicon consumption for FDSOI MPU/ASIC (nm) [K]				18	16	14	13	11	10
Silicide thickness for FDSOI MPU/ASIC (nm) [L]				22	19	17	16	13	12

Table FEP4aThermal, Thin Film, Doping and Etching Technology Requirements—Near-term YearsGrey cells indicate the requirements projected only for intermediate, or long-term years. Near-term line items are not included.

23		0.0						
2007	2008	2009	2010	2011	2012	2013	2014	2015
			7.4	8.3	9.5	10.2	12.1	13.3
			7.2E-08	6.5E-08	5.8E-08	4.8E-08	4.0E-08	3.5E-08
			0.6	0.6	0.6	0.6	0.6	0.6
				0.8	0.7	0.6	0.6	0.6
				1.25E+03	1.43E+03	1.54E+03	1.82E+03	2.00E+03
				midgap	midgap	midgap	midgap	midgap
				9.5	8.5	7.5	6.5	6
				180	180	170	160	160
				425	475	535	615	670
				8.8	7.7	7.2	6.1	5.5
				16	14	13	11	10
				16	14	13	11	10
				19	17	16	13	12
				8.3	9.5	10.2	12.1	13.3
				6.6E-08	6.1E-08	5.1E-08	4.2E-08	3.8E-08
32	28	25	23	20	18	16	14	13
1.2	0.8	0.7	0.6	0.5	0.5			
	1.1	1	0.9	0.8	0.8			
7.8E+01	8.9E+01	1.0E+02	1.1E+02	1.3E+02	1.4E+02			
	<0.2	<0.2	<0.2	<0.2	<0.2			
10	10	10	10	16	21			
				0.9	0.9	0.8	0.8	0.8
				1.3E+02	1.4E+02	1.6E+02	1.8E+02	1.9E+02
				midgap	midgap	midgap	midgap	midgap
				0.9	0.9	0.9	0.8	0.8
				1.3E+02	1.4E+02	1.6E+02	1.8E+02	1.9E+02
45	37	32	28	25	23	20	18	16
1.9	1.2	1.1	1	0.9	0.8	0.7		
	1.6	1.5	1.4	1.3	1.2	1.1		
6.7E-02	8.1E-02	9.4E-02	1.1E-01	1.2E-01	1.3E-01	1.5E-01		
	<0.2	<0.2	<0.2	<0.2	<0.2	<0.2		
					1.3	1.2	1.1	1.1
					1.3E-01	1.5E-01	1.7E-01	1.9E-01
					± 0.1	± 0.1	Ę	Ę
	2007 200 200	200720082007200820072008200820082009200820092008200920082009	20072008200920072008200920082009200920092009200920002	2007200820092010117.4117.2E-08110.6110.6111<	20072008200920102011II	2007200820092010201120131117.48.39.5117.2E-086.5E-085.8E-08110.60.60.6110.60.60.6110.60.60.6110.60.60.6110.61.25E+031.43E+0311111.25E+031.43E+0311111.25E+031.43E+0311111.25E+031.43E+0311111.25E+031.43E+0311111.25E+031.43E+0311111.25E+031.43E+0311111.25E+031.43E+0311111.25E+031.43E+0311111.25E+031.43E+03111111.1111111.111 <td>2007200820092010201120122013Image: Partial state s</td> <td>2007200820092010201120122014201411<td< td=""></td<></td>	2007200820092010201120122013Image: Partial state s	2007200820092010201120122014201411 <td< td=""></td<>

Table FEP4aThermal, Thin Film, Doping and Etching Technology Requirements—Near-term YearsGrey cells indicate the requirements projected only for intermediate, or long-term years. Near-term line items are not included.

26 フロントエンドプロセス

	<i>ny</i> joi <i>i</i> m								
Year of Production	2007	2008	2009	2010	2011	2012	2013	2014	2015
Equivalent physical oxide thickness for multi-gate low standby power $T_{\alpha x}$ (nm) for metal gate [A, A1, A2]						1.4	1.3	1.2	1.1
Gate dielectric leakage at 100°C for multi-gate (A/cm ²) LSTP [B, B1, B2]						1.3E-01	1.5E-01	1.7E-01	1.9E-01
Thickness control EOT (% 3σ) [W]	<±4	<±4	<±4	<±4	<±4	<±4	<±4	<±4	<±4
Poly-Si or metal gate electrode thickness (approximate) (nm) [X]	50	46	40	36	32	28	26	22	20
Gate etch bias (nm) [Y]	17	15	14	12	11	10	8	8	7
$L_{gate} 3\sigma$ variation (nm) [Z]	3	2.76	2.4	2.16	1.92	1.68	1.56	1.32	1.2
Total maximum allowable lithography 3σ (nm) [AA]	2.60	2.39	2.08	1.87	1.66	1.45	1.35	1.14	1.04
Total maximum allowable etch 3σ (nm), including photoresist trim and gate etch [AA]	1.5	1.38	1.2	1.08	0.96	0.84	0.78	0.66	0.6
Resist trim maximum allowable 3σ (nm) [AB]	0.87	0.8	0.69	0.62	0.55	0.48	0.45	0.38	0.35
Gate etch maximum allowable $3\sigma(nm)$ [AB]	1.22	1.13	0.98	0.88	0.78	0.69	0.64	0.54	0.49
CD bias between dense and isolated lines [AC]	. ≤15%	≤15%	≤15%	≤15%	≤15%	≤15%	≤15%	≤15%	≤15%
Minimum measurable gate dielectric remaining (post gate etch clean) [AD]	>0	>0	>0	>0	>0	>0	>0	>0	>0
Profile control (side wall angle) [AE]	90	90	90	90	90	90	90	90	90
Allowable threshold voltage variation from charge in dielectric (mV) [AF]	11	9.5	10	10	10	9	9	9	8.5
Allowable interfacial charge in high-κgate stack (cm²)[AG]		1.54E+11	1.54E+11	1.41E+11	1.62E+11	1.76E+11	1.67E+11	2.00E+11	2.00E+11
Allowable bulk charge in high- κ gate stack (cm ⁻³) [AH]		5.50E+17	5.50E+17	5.42E+17	6.74E+17	8.02E+17	7.58E+17	8.90E+17	8.90E+17
Allowable bulk charge in high-кgate stack (ppm) [AH]		25.0	25.0	24.7	30.6	36.5	34.4	40.5	40.5
Allowable critical metal impurity level in high- κ dielectric (ppm) [Al]		2.5	2.5	2.5	3.1	3.6	3.4	4.1	4.1
Allowable critical metal impurity level in high- κ dielectric (ppm) [AJ]	2.2	2.5	2.5	2.5	3.1	3.6	3.4	4.1	4.1

 Table FEP4a
 Thermal, Thin Film, Doping and Etching Technology Requirements—Near-term Years

 Grey cells indicate the requirements projected only for intermediate, or long-term years. Near-term line items are not included.

Manufacturable solutions exist, and are being optimized

Manufacturable solutions are known

Interim solutions are known

Manufacturable solutions are NOT known



Table FEP4b Thermal, Thin Film, Doping and Etching Technology Requirements—Long-term Years

Grey cells indicate the requirements projected only for intermediate, or long-term years. Near-term line items are not included.

Year of Production	2015	2016	2017	2018	2019	2020	2021	2022	Driver
MPU/ASIC Metal 1 (M1) ½ Pitch (nm)(contacted)	25	22	20	18	16	14	13	11	MPU
MPU Physical Gate Length (nm)	10	9	8	7	6.3	5.6	5.0	4.5	MPU
Bulk/FDSOI/DG – Long channel electron mobility enhancement factor for MPU/ASIC [E]	1.8	1.8	1.8	1.8	1.8	1.8	1.8	1.8	MPU/ASIC
Equivalent physical oxide thickness for multi-gate MPU/ASIC $T_{\alpha x}$ (nm) for metal gate [A, A1, A2]	0.6	0.55	0.55	0.55	0.5	0.5	0.5	0.5	MPU/ASIC Multigate
Gate dielectric leakage at 100°C (nA/µm) muti-gate High-performance [B, B1, B2]	2.0E+03	2.2E+03	2.5E+03	2.9E+03	3.3E+03	3.3E+03	4.0E+03	4.4E+03	MPU/ASIC Multigate
Metal gate work function for multi-gate MPU/ASIC [S]	midgap	MPU/ASIC Multigate							
Si thickness for multi-gate (nm) [T]	6.0	5.4	4.5	4.2	3.8	3.5	3.2	3.0	Multigate
Maximum allowable parasitic series resistance for multi-gate	160	155	150	145	145	145	135	135	MPU/ASIC Multigate
Maximum drain extension sheet resistance for multi-gate MPU/ASIC (NMOS) (Ω 'sq) [G]	670	745	890	960	1060	1150	1250	1340	MPU/ASIC Multigate
Spacer thickness, multi-gate elevated contact [J]	5.5	5	4.4	3.9	3.5	3.1	2.8	2.5	MPU/ASIC Multigate
Thickness of multi-gate elevated junction (nm) [U]	10	9	8	7	6.3	5.6	5.0	4.5	MPU/ASIC Multigate
Maximum silicon consumption for multi-gate mpu/asic (nm) IK1	10	9	8	7	6.3	5.6	5.0	4.5	MPU/ASIC Multigate
Silicide thickness for multi-gate MPU/ASIC (nm) [L]	12	11	10	8	7.6	6.7	6.0	5.4	MPU/ASIC Multigate
Contact silicide sheet R_s for multi-gate MPU/ASIC (Ω sq) [M]	13.3	14.8	16.7	19	21.1	23.8	26.6	29.6	Multigate MPU/ASIC
Contact maximum resistivity for multi-gate MPU/ASIC (Ω-cm²) [N]	3.8E-08	3.3E-08	2.8E-08	2.4E-08	2.2E-08	1.9E-08	1.6E-08	1.4E-08	Multigate MPU/ASIC Multigate
Physical gate length low operating power (LOP) (nm)	13	11	10	9	8	7	6.3	5.6	LOP
Equivalent physical oxide thickness for FDSOI low operating	0.8	0.7							LOP
Gate dielectric leakage at 100 °C for FDSOI (A/cm^2) LOP [B, B1, B2]	1.9E+02	2.3E+02							LOP FDSOI
Metal gate work function for FDSOI and multi-gate LOP [S]	midgap	LOP							
Equivalent physical oxide thickness for multi-gate low operating power $T_{\alpha x}$ (nm) for metal gate[A, A1, A2]	0.8	0.8	0.7	0.7	0.7	0.7	0.6	0.6	LOP Multigate
Gate dielectric leakage at 100°C for multi-gate (A/cm ²) LOP [B, B1, B2]	1.9E+02	2.3E+02	2.5E+02	2.8E+02	3.1E+02	3.6E+02	4.2E+02	4.2E+02	LOP Multigate
Physical gate length low standby power (LSTP) (nm)	16	14	13	11	10	9	8	7	LSTP
Equivalent physical oxide thickness for FDSOI low standby power $T_{\alpha x}$ (nm) for metal gate [A, A1, A2]	1	0.9	0.8						LSTP FDSOI
Gate dielectric leakage at 100°C for FDSOI (A/cm ²) LSTP [B, B1, B2]	1.9E-01	2.1E-01	2.3E-01						LSTP FDSOI
Metal gate work function for FDSOI and multi-gate LSTP $Ei - \phi_m$ (eV) NMOS/PMOS [S]	±0.1	±0.1	±0.1	±0.1	±0.1	±0.1	±0.1	±0.1	LSTP
Equivalent physical oxide thickness for multi-gate low standby power T_{m} (nm) for metal gate [A, A], A2]	1.1	1.1	1.0	1.0	0.9	0.9	0.8	0.8	LSTP Multigate
Gate dielectric leakage at 100°C for multi-gate (A/cm ²) LSTP	1.9E-01	2.1E-01	2.3E-01	2.7E-01	3.0E-01	3.3E-01	3.8E-01	4.3E-01	LSTP Multigate
Thickness control EOT (% 3σ) [W]	<±4	<±4	<±4	<±4	<±4	<±4	<±4	<±4	MPU/ASIC
Poly-Si or Metal Gate electrode thickness (approximate) (nm) [X]	20	18	16	14	12.6	11.2	10.0	9.0	MPU/ASIC
Gate etch bias (nm) [Y]	7	6	5	5	4.7	3.4	3.0	3.5	MPU/ASIC
$L_{gate} 3\sigma$ variation (nm) [Z]	1.20	1.08	0.96	0.84	0.76	0.67	0.60	0.54	
Total maximum allowable lithography 3σ (nm) [AA]	1.04	0.94	0.83	0.73	0.65	0.58	0.52	0.47	MPU/ASIC
Total maximum allowable etch 3σ (nm), including photoresist trim and gate etch [44]	0.60	0.54	0.48	0.42	0.38	0.34	0.30	0.27	MPU/ASIC
Resist trim maximum allowable $3\sigma(nm)$ [AB]	0.35	0.31	0.28	0.24	0.22	0.19	0.17	0.16	MPU/ASIC

Table FEP4b	Thermal, Thin Film, Doping and Etching Technology Requirements—Long-term Years
Grev cells indicate th	e requirements projected only for intermediate or long-term years. Near-term line items are not included

Year of Production	2015	2016	2017	2018	2019	2020	2021	2022	Driver
Gate etch maximum allowable 3σ (nm) [AB]	0.49	0.44	0.39	0.34	0.31	0.27	0.24	0.22	MPU/ASIC
CD bias between dense and isolated lines [AC]	≤15%	≤15%	≤15%	≤15%	≤15%	≤15%	≤15%	≤15%	MPU/ASIC
Minimum measurable gate dielectric remaining (post gate etch clean) [AD]	>0	>0	>0	>0	>0	>0	>0	>0	MPU/ASIC
Profile control (side wall angle- degrees) [AE]	90	90	90	90	90	90	90	90	MPU/ASIC
Allowable threshold voltage variation from charge in dielectric (mV) [AF]	8.5	8	8	8	7.5	7.5	7	7	LSTP
Allowable interfacial charge in high- κ gate stack (cm ²)[AG]	1.8E+11	1.9E+11	2.2E+11	1.7E+11	1.8E+11	1.8E+11	1.9E+11	1.9E+11	LSTP
Allowable bulk charge in high- κ gate stack (cm ⁻³) [AH]	9.2E+17	1.1E+18	1.3E+18	8.6E+17	1.0E+18	1.0E+18	1.2E+18	1.2E+18	LSTP
Allowable bulk charge in high- κ gate stack (ppm) [AH]	41.7	48.4	61.3	39.2	45.4	45.4	53.6	53.6	LSTP
Allowable critical metal impurity level in high- κ dielectric (ppm) [AI]	4.2	4.8	6.1	3.9	4.5	4.5	5.4	5.4	LSTP

Manufacturable solutions exist, and are being optimized

Manufacturable solutions are known

Interim solutions are known

Manufacturable solutions are NOT known

Table FEP4a と FEP4b に対する注釈

[A] この数字は、その技術の最大動作周波数で基板や電極の効果を除いた絶縁膜の実効的な厚さのみを表している。このパラメータ は、基板(量子効果)と電極(空乏化)の効果を補正した容量の電気的測定を通して得られている。EOT とは異なり、電気的等価膜厚、す なわち容量等価な膜厚(CET: Capacitance Equivalent Thickness)は、ゲート(ポリシリコン)の空乏化の寄与と反転層電荷中心が Si 基板より 下にあることによる量子効果の寄与を含んでいる。より詳細な EOT 測定に関しては、*リンクされたファイルにある別のワークシート¹⁵で*議 論されている。EOT の値は、PIDS の章で示されている電気的なデバイスパラメータ(CET)から導きだされている。それぞれの技術世代 におけるチャネルの構成、ドーピングや電圧で決まる基板のダークスペースやゲート空乏化の効果は MASTER やその他のシミュレー タを用いて差し引かれている。

[A1] EOT の値はゲート電極のいくつかの選択肢に対して示されている。これらは、ポリシリコン電極については絶縁膜との界面の不純物濃度が1x10²⁰/cm³ (軽いドーピング)、1.5x10²⁰/cm³ (通常の場合)、3x10²⁰/cm³ (積極的なドーピング)の場合、そしてメタルゲートを用いた場合である。およその値として、Poly 電極の空乏層厚は1.5E20で約0.4nm、3E20で約0.3nmである。従って、ポリシリコンのドーピングを1E20から3E20へ増やすと、許容されるEOTは0.2nm増加する。同様に、メタルゲートの場合には1.5E20の濃度のポリシリコンに比べ約0.4nm 厚いEOT が使えることになる。high-k/ポリシリコン界面には実際上多くの課題があるため、多くの企業はメタルゲートをhigh-k 絶縁膜の導入と同時かあるいはそれ以前に導入したいと考えていると見られる。

[A2] それぞれの技術世代における色分けは、絶縁膜がリーク電流、均一性や信頼性の要求を満たせるかどうかを考慮して決められた。 このシナリオでは、3 つの全ての用途(HP、LOP そして LSTP)に対して最適化された酸窒化膜(これはリーク電流が SiO2 の 1/30 とされて いる)ではもはや要求を満足することは出来ない。従って、high-k 絶縁膜が必要となる。high-k 絶縁膜とポリシリコンゲートに関する早い 時期の発表や頼もしい結果から、特に 0.7nm 以上の EOT(多くは SiON-HfSiON 系の積層構造を使用)では黄色となっている。0.7nm 以 下でメタルゲートを必要とするような他の全ての high-k 絶縁膜では、既知の問題に対する製造手法が得られていないため、赤色となっ ている。

[B] ゲートリーク電流は 100℃で規定され、トランジスタの室温におけるサブスレショルドリーク電流の目標値から導き出されたものである。 それらは、HP、LOP、LSTP に対してそれぞれ 200nA/μm、5nA/μm、300pA/μmである。デバイスのリーク電流は PIDS の章のロジック のセクション-High Performance and Low Power Technology Requirements-で室温におけるオフ時のリーク電流(接合リークとゲートリーク を除外したもの)として規定されている。特に長期の年代に対しては、短チャネル効果によって実際のオフリーク電流は目標値を超えて しまうが、ゲートリーク電流のスペックはロードマップの全年代に渡って目標値が一定であるとして導き出されている。

[B1] 面積あたりのゲートリークは、許容ゲートリークを物理ゲート長で割った値でモデル化している。しかしながら、総ゲートリークは次の3つのリーク成分の合計であることに注意すべきである:1) ゲート-ソースオーバラップ領域のソースとゲートの間のリーク、2)チャネル領域の上のチャネルとゲートの間のリーク、および3)ゲート-ドレインオーバラップ領域におけるゲートとドレインの間のリーク。これらの3

¹⁵ 訳注:英語版で設けられていたリンクは削除した。

つの成分のそれぞれの大きさはゲート、ソース、およびドレインのバイアス条件に依存する。リーク電流値の色分けは、EOT の中央値に 対して反転したチャネルからゲートへトンネルする電流を UTQUANT¹⁶シミュレーションした結果に基づいている。(これらのシミュレーシ ョン結果は別のワークシートとしてオンライン参照できる¹⁷)一般にトンネル電流密度は、反転したチャネルとゲートとの間よりも接合とゲ ートとの間ではるかに高くなるであろうことは強調されるべきである。したがって、これらのシミュレーションは、ゲート・接合間のオーバラッ プ領域が最小となるような最も良いケース(最も低いリーク)の状態を表している。酸化膜がリークの仕様を満たすとき、その値は白となる。 現在の経験では、最適化された酸窒化膜のリーク電流は酸化膜よりおよそ 30 倍低い;最適化された酸窒化膜でリーク電流のスペックが 満たせれば白となる。初期的な結果に基づけば、Hf 系 high-k 膜のリーク電流は酸化膜より約 6 桁低い。従って、high-k 膜がリーク電流 の要求値を満たすようであれば黄色となる。一方で、(注釈 A2 で議論されているように)EOT が 0.7nm 以下では high-k 膜は赤色で示さ れているので、そのような薄い絶縁膜のリーク電流も赤色となっている。

[B2] 管理されないゲートリーク電力は、チップの上のすべてのデバイスに最大許容値と等しいゲートリークが流れた時に発生する総静 的チップ電力である。パワーマネージメントとしては、許容できる静的なパワーレベルを達成するためのパワーダウンや複数の Vt を有 するデバイスのようなパワー削減の技術を広範囲に使用することが必要となるであろう。

[C] ゲート電極の仕事関数は PIDS のデバイス設計に基づくものである。バルクデバイスでは、電極の仕事関数とチャネルのドーピング が共に、オン電流を最大化しオフ電流の仕様を満たすようにデバイスの閾値電圧をコントロールする。同時に、ドーピングは短チャネル 効果と移動度にも影響を与えるため最適化が必要となってくる。PIDS のデバイス設計では、仕事関数は Ec から 0.1eV 下側および Ev から 0.1eV 上側がそれぞれ NMOS と PMOS に最適であるとしている。Table で述べられている仕事関数の必要条件は、シリコンのバンド端から 0.2eV 以内である。デバイスの閾値電圧の許容範囲を決める要素になるので、ゲートの仕事関数の選択に余裕があるとしても、仕事関数そのものは 10mV 3 σ 以内に制御される必要がある。

[D] バルク CMOS デバイスのためのチャネルドーピングは、PIDS デバイス設計に基づいている。ドーピング量は、ゲート絶縁体の厚さ や接合深さとともに短チャネル効果に影響するために、同時に最適化することが必要である。チャネルドーピングが高くなる結果として、 短チャネル効果は低減するが、チャネル移動度の低下とトンネルリーク電流の増大のトレードオフになる。Table では、いずれに対して も最適化した結果の代表的な値を示している。5×10¹⁸/cm³以上のチャネルドーピングが必要な場合については、接合におけるバンド間 トンネルリーク電流の増大が懸念されるため、セルを黄色とした。

[E] バルク/FDSOI/DG 歪みによる長チャネル電子移動度の向上率であり、NMOS における電子移動度のピーク値の向上を示している。

[F] PIDS バルクデバイス設計により(25%の範囲で)与えられたチャネル(エクステンション接合)における Xj であり、物理ゲート長の 0.5 倍 となっている。実効チャネル長の値を保つ、あるいは大きくすることができるような、例えばオフセットスペーサーやより深いエクステンションの導入といった代替的なデバイス設計によって、深いエクステンション接合を許容できるようにすることが必要となっている。NMOS と PMOS の接合深さは同じである。

[G] NMOS デバイスにおける許容される寄生直列抵抗の最大値は、特性要求を満足するように、PIDS のデバイス設計から決定される。 PMOS の許容抵抗は、NMOS 値の 22 倍としている。この直列抵抗は、以下に挙げるものから成っている。: (エクステンションの急峻さ によって影響される) 広がり抵抗、蓄積抵抗、ドレインエクステンション領域のシート抵抗、そしてコンタクト抵抗である。ドレインエクステン ションシート抵抗の最大値は、表面における活性なドーピング濃度を2×10²⁰/cm³として、Gaussian 分布とボックスドーピングプロファイル のシート抵抗の平均値によってモデル化されている。(*リングファイルで DopingModels とラベルされたワークシートを参照*)¹⁸トータルとし ての寄生抵抗に対する要求を満たすため、ドレインエクステンションシート抵抗値は、コンタクト抵抗と(広がり抵抗に影響する) 接合の横 方向の急峻さと合わせた最適化が必要である。ただしこの見積もりは単純なモデルに基づくものであり、したがってその結果として求め られたシート抵抗値は、ガイドとして使われるのがふさわしい。

[H] 短チャネル効果に基づくエクステンション接合の横方向の急峻性に関する要求であり¹⁹、この横方向の急峻さは、接合が横方向で3 桁濃度が下がるのに相当しており、また縦方向の接合深さの60%としている。エクステンション接合深さは0.5*Lgateなので、横方向の急 峻性は、0.1*物理ゲート長(nm)となる。どのようなインテグレーションを選択するかについては、http://public.itrs.net の補足資料に記載が ある。

[I] コンタクト部の接合深さは、バルクデバイスに関して、(±33%の範囲を想定した)物理ゲート長の1.1倍によって求めている。NMOSと PMOS のための接合深さは同じである。

[J] スペーサ厚さ(幅)は、バルクデバイスのコンタクト接合深さ、すなわち 1.1×Lgate と同じ値とした。その妥当性は、"Response Surface Based Optimization of 0.1 µm PMOSFETs with Ultra-Thin Oxide Dielectrics"²⁰ に記載された応答曲面法によって示されている。FDSOI とマルチゲートデバイスのスペーサ幅については、その半分の値、すなわち 0.55×Lgate とした。(リンクされたワークシート Doping Models 参照。)

[K] バルクデバイスのシリコンの消費量は、コンタクト接合深さの半分とした。より将来における完全空乏素子、あるいはマルチゲートデバイスでは、コンタクト位置を持ち上げ、シリサイドの厚さを、シリサイドとシリコンとの界面がチャネルとゲート絶縁膜との界面に一致させる。この結果としてシリコンの消費量は、堆積されるシリコンの量と等しくなる。

¹⁶ 訳注:テキサス大(UT)で開発された一次元 SiMOS 構造を対象にした CV シミュレータ。

¹⁷ 訳注:英語版で設けられていたリンクは削除した。

¹⁸ 訳注:英語版で設けられていたリンクは削除した。

¹⁹ Y. Taur, "25 nm CMOS Design Considerations," IEDM 1998, Technical Digest, IEEE, December 1998, 789–792.

²⁰ A. Srivastava and C.M.Osburn, "Response Surface Based Optimization of 0.1 μm PMOSFETs with Ultra-Thin Oxide Dielectrics," SPIE Proc., Vol. 3506, 1998, 253.

[L] バルクデバイスにおいては、シリサイド厚さはシリコンの消費量に基づいており、コンタクトでのリーク電流の増大を避けるため、コン タクト Xj の 1/2(中間位置)としている。接合の半分弱程度の厚さを消費することは可能である。²¹完全空乏素子、およびマルチゲートデ バイスでは、コンタクトを持ち上げた構造となり、シリサイド厚さはゲート絶縁膜/チャネル界面の上に堆積されたコンタクト形成用のシリコ ンの消費量から決定される。コバルトとチタンのダイシリサイドでは、シリサイドの厚さは消費されるシリコンとほぼ等しい。ニッケルモノシ リサイドでは、シリサイド厚さは消費されたシリコンの 2.22/1.84 に相当する。NiSiを使うことを想定してテーブルは作成されている。シリサ イドの厚さが 15nm よりも薄い場合は、Si の消費やシリサイドのシート抵抗と共に、セルを赤くしている。(リンクされたワークシート Doping Models 参照。)

[M] コンタクトシリサイドのシート抵抗は、NiSiの抵抗率である 16 μ Ω-cm を仮定している。

[N] シリコン/シリサイドの最大の界面抵抗は、PIDS によって求められたエクステンション接合抵抗/コンタクト抵抗として割り当てられた、 MOSFET のソース/ドレインの全抵抗として許容される値から計算されている。エクステンション接合抵抗は、(Table の中の一つの行とし て示されている)エクステンション接合シート抵抗と、エクステンション接合の長さとの積で求められる。ここでエクステンション接合の長さ とは、スペーサーの長さにエクステンション接合の拡がりを足し、コンタクトの深い接合の拡がりを引いた値となる。横方向の拡がりは、深 さ方向の拡がりの 0.6 倍とした。さらに計算においては、トランジスタのコンタクトの電流の流れる方向への長さは、MPU ハーフピッチの2 倍であるとしている。これらの値はトランジスタのコンタクト長さが変わる場合には、適切に修正する必要がある。(http://public.itrs.net 上の ワークシート、Doping Models 参照。)このコンタクト抵抗率が許容できる最大の値であることに注意が必要である。コンタクト抵抗率が5× $10^8 \Omega cm^2$ 以下の場合にはセルは赤く、また 1×10⁷ Ω cm²以上の場合にはセルは白とした。コンタクト抵抗率、ドレインエクステンション シート抵抗、およびドレインエクステンションの横方向の急峻さは、寄生抵抗に対するトータルとしての要求を満たすため、同時に最適 化する必要がある。

[O] バルクでのトレンチ深さは、コンタクト接合深さとウェル中の空乏層幅を足したものに比例する。比例定数は 2003 年での値を 400nm と設定して決めた。

[P] 最小のトレンチ幅は MPU ハーフピッチとした。

[Q] トレンチの幅はトップの寸法の半分以上には縮小されないとした。

[R] マスクの厚さは MPU ハーフピッチの半分と基板のトレンチ深さを加えたものとした。

[S] FDSOI およびマルチゲートデバイスでは、ゲートの仕事関数がデバイスの閾値電圧を決める主要因である。従って、midgap 付近の 値がより適切である。あるデバイスタイプに対して同じ仕事関数をある期間維持すること、そして異なる用途に対して仕事関数の種類を 最小にすること、というシナリオに沿って Table は記述されている。仕事関数が NMOS、PMOS それぞれに対して midgap から± 0.15 eV (LSTP では-/+ 0.1 eV)の場合に最も良い2 種仕事関数ゲートが与えられる。低コスト版などいくつかの用途では、NMOS とPMOS に対し て単一の midgap 仕事関数を持つもので満足の行くものが得られる。バルクデバイスのゲート電極に関しては、仕事関数は10mV(3 σ) でコントロールされる必要がある。

[T] FDSOI とマルチゲートデバイスにおけるシリコン厚さは、短チャネル効果をコントロールするための PIDS によるデバイスの最適化に 基づいている。会社間で最終的に最適化されたノミナルの厚さに違いが生じることが予想されるが、最終的な厚さの許容差は 10%であ る。FDSOI 厚さのセルの色は、シリコン基板のテーブル(テーブル FEP2a と FEP2b)中で示された材料の薄膜化に基づいて決めている。 ±5%の精度で、PIDS デバイスによって±10%の許容値で要求されている最終的な厚さにコントロールされるとしている。またここでは、 薄膜化プロセスでの厚さのばらつきが増加しないことを前提としている。マルチゲートのすべてのシリコン厚さのセルは赤としたが、これ は厚さ、サイドウォール角、およびチャネル移動度の制御が現時点では実証されていないことによる。

[U] FDSOI、およびマルチゲートにおけるエレベーティッド接合の厚さは、物理ゲート長と同じとした。このモデルの中では、接合で持ち上げた厚さすべてがシリサイドの形成で消費されることとしている。この値の調整で、シリサイドのシート抵抗と、接合/ゲート間の寄生容量との間のトレードオフを最適化することができる。

[V] トレンチ深さが FDSOI の厚さに等しいとしている。

[W] EOT に対する 3 g が 4%という許容値は、"Modeling of Manufacturing Sensitivity and of Statistically Based Process Control Requirements for 0.18 micron NMOS device"²² に基づいている。カラーコードは絶縁膜と同じとしている-A2の脚注参照。

[X] ゲート電極の厚さは物理ゲート長の2倍とした。厚いゲートは直列抵抗を低減できるが、その代償としてトポロジーやアスペクト比の増大をもたらす。厚さが40nm以下は黄色、25nm以下は赤色とした。

[Y] バイアスは描画されたゲート長とエッチング後のゲート長の差と定義される。

[Z] 総ゲート長3σばらつきはウェハ上のポイント間、ウェハ間、およびロット間ばらつきを含むすべてのランダムなプロセスばらつきを包含する。これにはリソグラフィの近接効果のようなシステムばらつきや粗と密の間のCDバイアスのようなエッチングばらつきなどは除いている。ばらつきの合計は、最終的な寸法の12%以下になるようにとる。従来のMOS構造はこれらの計算を基礎にしている。従来構造とは異なるMOSトランジスタ構造(例えば、Vertical MOSトランジスタ)には異なる技術的挑戦が必要で、これらの計算値内には入らないであろう。データはレジスト・パターニング時のリソグラフの誤差を考慮に入れて計算され、レジスト・トリミングとゲート・エッチの両方に起因したエッチングの誤差と合わされる。

[AA] リソグラフィの許容ばらつき σ_{L}^{2} は、リソグラフィとエッチングプロセスのばらつきを合わせた全ばらつき σ_{T}^{2} の 3/4 に制限される。リ

 ²¹ C.M. Osburn, J.Y. Tsai and J. Sun, "Metal Silicides: Active Elements of ULSI Contacts," J. Electronic Mater., Vol. 25(11), 1996, 1725.
 ²² P. Zeitzoff and A. Tasch, "Modeling of Manufacturing Sensitivity and of Statistically Based Process Control Requirements for 0.18 micron NMOS device," Characterization and Metrology for ULSI Technology: 1998 International Conference, D.G. Seiler, et al. eds., 73.
ソグラフィとエッチングのプロセスが統計的に独立していて、それゆえ全てのばらつきがリソグラフィとエッチングのばらつきの合計である と仮定される。このことは、レジストの描画形状が垂直な壁のプロファイルを持ち、寸法のロス無くエッチングプロセスに耐えるよう充分厚 くすることも含意される。本章の Etch Supplemental file 参照 (http://public.itrs.net)。

[AB] レジストトリミングとゲートエッチングプロセスは統計的に独立で、それぞれ2つのプロセスのばらつき, σ², は加法的であると仮定 した。トリミングとゲートエッチングを合わせたばらつきの 1/3 はレジストトリミングに割り当て、残りの 2/3 をエッチングプロセスに割り当て る。

[AC] 15%の疎密 CD の割り当ては Etch、Lithography、および Metrology からの測定値を組み合わせたものである。

[AD] ゲートエッチ後の清浄化プロセスを経てもある程度絶縁物が残っているのは重大である。技術の世代が進むと、絶縁膜厚は薄くなり、そしてゲート絶縁膜に高誘電率膜が取って代わり始める (2008 年)。両方の進歩は絶縁膜の残膜量があるのを保証する挑戦と残っている材料を測定する能力を表します。

[AE] プロファイルはエッチング誤差の主たる要因であるかもしれない(挿入図を参照)。垂直なプロファイルの正確な寸法測定は依然困難である。 長期的にはエッジラフネスのデバイス特性に及ぼす影響に対処する必要があるとともに、測定法も決めておく必要がある。



Gate error produced @ 89 degrees = 3.5 nm

[AF] しきい値電圧の全許容ばらつき(ATVV)は PIDS によって定義されていて、電源電圧の3%とした。界面かバルクに存在する high-k 膜中の電荷による寄与は全 ATVV の1/3 とした。ここで示した値は LSTP 用途向けのものである。 LSTP 用途では EOT が厚く、許容され る電荷に対しては要求が厳しいからである。

[AG] 全ての電荷は Sil絶縁膜界面にあると仮定する。すなわち、バルク電荷はなく SiO2/high-k 界面にも電荷は存在しないものとした。

[AH] i)均一に電荷が分布した単一の(high-k)絶縁膜、ii)比誘電率は SiO₂の4倍、を仮定した。バルクの濃度を ppm に換算するに当たっては、high-k 絶縁膜中の金属原子密度は SiO₂中の Si と同じ、すなわち 2.2×10^{22} /cm³とした。

[AI] high-k 中の電荷(とトラップ)の 90%は本来持っている結合の欠陥によるもので、10%は金属不純物によるものとした。そのような金属として以下が予想される。a) Ti、Sc、Nd、V、Ta、Nb などギャップ中央より低いエネルギー準位の d-電子をもっている遷移金属。b) high-k より多くの d-電子を持っている遷移金属。c) Cu、Ag、Ag。 d) high-k 金属の放射性同位体。

中長期の解決策は、高品質のゲート酸化膜に匹敵するような電気特性(安定性や界面準位の密度など)と信頼性を有する高い誘電率(中期的には>10、長期的には>20)を有する材料の特定が必要である。Hf ベースの誘電体からIII族や希土類(RE)酸化物、そして三元系酸化物への変遷が必要となってくる。SiO₂以外の材料に関する重要な課題は、良好な界面準位特性とチャネルの移動性を維持するために非常に薄い SiO₂か SiONがチャネル界面部で今後もまだ必要であるということである。この界面層は酸化膜換算膜厚の増大を招き、high-k 絶縁膜を用いたことによるあらゆる利点を著しく損なってしまう。エピタキシャル成長させた誘電体によりこの界面層を排除することはできるが、それを用いた系ではチャネル移動度の劣化や高濃度の界面電荷が原因とされる多くの未解決課題が残されている。

シリコン基板とhigh-k金属イオンの間を繋ぐためのO-Si-O結合からなる中間層は、名目上0.4nmという酸化 膜換算膜厚のスケーリング限界をもたらす。また、高誘電率材料とゲート電極値の間で界面反応を最小限に抑 制することやプロセス処理中に成長する余分な絶縁膜成長を抑制すること、そしてゲート電極の実効仕事関数 の制御/最適化をするために適切な材料が必要となると予想される。また、膜厚制御性と均一性の向上は 300mmやそれ以上の大口径ウェハのVt制御を達成するために不可欠である。イオン注入やプラズマエッチン グに伴うプロセス誘起損傷やゲートパターニングに対する細心の注意は、特に、リーク電流がゲート絶縁膜周辺長に密接に依存するため益々重要となる。

別の挑戦として、ゲートリークの仕様と信頼性要求事項の両方を満たす誘電体特性の実現が挙げられる。こ れらの要求を達成するために、high-k 絶縁膜は熱電子放出や直接トンネルを回避すべく、その障壁高さが 1eV以上で、4-5eVのバンドギャップを有していなければならない。さらに、候補となる誘電体は、Frenkle-Poole トンネリングを抑圧し、かつ PBTI (positive bias temperature instability)や NBTI (negative bias temperature instability)に対して十分な Vt 安定性を与えるためにキャリアのトラップ密度は無視できる程度のレベルでなく てならない。最後に、ゲート絶縁膜材料は、ゲート電極材料やゲート電極のドーパントによってトランジスタのチ ャネルを汚染されることが無いような強い拡散抑止能を有していなければならない。

ゲート電極もまた今後のスケーリングに対する主要な挑戦課題であり、仕事関数、抵抗率、および CMOS 化 に対する整合性は、ゲート電極の新しい候補材料に対する重要なパラメータである。ポリシリコンゲートのさら なるスケーリングは次の理由により制限される。a) ドーパントの活性化が高められたとしても現れてしまうドーパ ントの空乏化、b) ゲート絶縁膜のドーパント突き抜け、c) NMOS と PMOS デバイス両方に対する仕事関数制 御性が良くないことによる high-k 絶縁膜上のポリシリコン電極の明らかな不適合性。

金属ゲートを含む中長期の解決策に対しては、はるかに複雑で精力的な研究が望まれる。一例を挙げると、 最適のゲート電極の仕事関数はそれぞれの素子やアプリケーションによって異なるということがある。バルクの NMOS と PMOS 素子においてバンド端の仕事関数は、駆動電流向上と短チャネル効果抑制という観点から最 良の折り合いをもたらす。しかし、完全空乏型の SOI 素子や多ゲート素子は、そのフェルミレベルがミッドギャッ プから数百 meV 上下に位置する 2 つの仕事関数を有するゲートを用いることで、うまく最適化できる。低コスト、 低待機電力用途には、単一(ミッドギャップ)の仕事関数を有するゲートを用いることで、うまく最適化できる。低コスト、 低待機電力用途には、単一(ミッドギャップ)の仕事関数を有するゲートを有効に用いるということもあり得る。し たがって、仕事関数の調節が可能なゲートスタックシステムは、特に重要である。仕事関数を一度に調整可能 とするシステムがないために、二つの全く独立なゲートスタック(絶縁膜とメタル)が必要となる。これらのシステ ムにおいて、仕事関数の調節範囲を決定する上で、十分に、または完全にシリサイド化された(FUSI: Fully Silicided、TOSI: Totally Silicided)ゲート電極に高い関心が寄せられている。それらは、ミッドギャップから数百 meV 以内の仕事関数を要求する用途には解となりうるが、バンドエッジの仕事関数が必要となる用途には不向 きである。最終的には積層されたゲート電極が必要となるであろう。この場合、所望のゲート仕事関数を得るた めの界面層が使われ、high-k 膜への酸素の出入りを抑制しトータルのゲートシート抵抗を下げ、さらにはゲート 加工を容易にするために第2の層が用いられる。

素子のスケーリングにおいて他の非常に困難な挑戦は、フロントエンドの材料とプロセスの選択における機械的応力を利用することを念頭においたチャネル移動度の向上である。電子と正孔の移動度に対する効果が 機械的応力により逆の方向に作用するため、NMOSとPMOSとでは逆方向に応力を印加する必要があるため、 解決策候補は複雑になる。従来のプロセス(分離トレンチ形成、ゲート電極、シリサイド)で抑制されなければな らない付随的な局所的応力を誘引する。また、SiとSiGeの層をそれぞれ交互に積層することによってグローバ ルな応力を誘発することができ、加えてひずみ Si(または、Ge)層を、SOI 基板上に形成することも可能である。 さらに、応力層を素子表面や基板の中に(SiGe リセス接合)堆積することもできる。正孔の移動度を高めるため に PMOS 素子の方向を従来の<110>方向ではなく、<100>方向に沿って形成することも検討されている。ここで の挑戦は、個々の局所的および、グローバルな応力源を統合することであり、各応力源からの効果が移動度 向上と相加的になるようにして NMOS,PMOS の両方において移動度向上効果が得られるようにし、さらに基板 のせん断応力限界を超えないように(局所的に)しなければならない。

高い駆動電流を維持するために、従来の部分空乏型や完全空乏型の SOI 素子と同様に、バルク CMOS 素子に対してもチャネル移動度を向上させるための技術改良が必要である。 NMOS に対して緩和された Si-Ge

上のひずみ Si や PMOS に対するひずみ Si-Ge 上のひずみ Si など、歪ませた Si チャネルの利用は、この目 的を達成するための助けとなる一方、十分なプロセスの最適化が不可欠である。これらの向上された移動度、 例えば、ひずみチャネル素子は、high-k 材料が導入される前に酸窒化膜と併用して必要となるであろう。長期 予測で挙げられている非標準なダブルゲート素子もまた、ひずみシリコンチャネルから恩恵を被ることになるで あろう。

高移動度チャネルや代替界面層、high-k 絶縁膜、新ゲート電極を CMOS に組み込むということは極めて大きな集積化の挑戦である。これら多くの候補材料による組合せが有する耐熱性限界は、ゲート形成後の通常の接合熱処理サイクルと両立しない。これら新材料を用いることによって接合熱処理温度を大幅に抑制するか、ゲートスタック形成と接合形成の順序を逆転させた代替プロセスが必要となる。これらの例として"置換ゲート"とかゲートラストプロセスがある。これらの試みは製造を複雑にし、コストの増大を招き、かつ素子性能と信頼性に影響を与える可能性もある。その結果、従来の CMOS プロセスの基本設計概念を維持するために多大な努力が払われている。

側壁スペーサは現在、自己整合形成やソース/ドレインのドーパント構造形成のためだけでなく、ゲート、ソ ース/ドレイン間の分離を構成するために使われている。さらには、エクステンション接合の注入前にはオフセッ トスペーサが形成され、これによってオーバーラップ容量を低減することと少し深めの接合を形成することが可 能となる。ゲートとソース/ドレインのコンタクト構造とこれらコンタクトを形成するために用いられるプロセスは、 側壁スペーサの堅牢性に依存する。側壁スペーサは従来、堆積酸化膜やポリシリコンの熱酸化、堆積窒化膜、 およびそれらの様々な組み合わせによって形成されている。この従来の側壁プロセスは、側壁スペーサを用 いたプロセスの適合性が難しくなり、エレベーテッドソース/ドレイン構造が必要となる時(2010年と推定)までは 少なくとも使われる。完全空乏型 SOI素子に対しては、ゲート絶縁膜のような高い信頼性と安定性を有する薄く て堅牢な側壁が必要である。また、それらは寄生容量と直列抵抗を最小限に留めるべく最適化されなければ ならない。物理ゲート長が約 20nm 以下では、エレベーテッドコンタクト構造を想定した選択エピタキシャルシリ コンやシリサイドプロセスに晒されると最良の最先端プロセスによる熱酸化膜でさえ欠陥を発生しやすくなる。 窒化膜や酸窒化膜は酸化膜よりも良い代替材料であるが、high-k 絶縁膜との相性が良く、実用可能な側壁ス ペーサを見出し、認知するための更なる研究が必要である。

また、プリメタル誘電体と同様に、浅い分離用トレンチを埋めるために熱的にもしくは堆積により形成された 薄膜は、極めて重要である。この技術の実用化において、トレンチ幅を細めることやよりアスペクト比の大きい 隙間が必要とされるということは、トップとボトムのコーナー部の形状制御や疎密構造の埋め込みの均一性が 最も重要な要求であることを意味している。浅いトレンチ分離構造の形成において活性化領域のトップ端部分 は、一般的にゲート絶縁膜の成長や堆積前のパッド酸化膜や犠牲酸化膜のフッ酸エッチングに晒される。ゲ ートは、このコーナー形状に沿って形成され、高電界領域や潜在的な高欠陥部分をつくってしまう。この領域 は、低閾値電圧と小さな飽和電流しか得られないトランジスタがバルクトランジスタと並列に接続されていると考 えることができる。このことが Id/Vg 特性における"こぶ"や大きなサブスレッショルドリークを誘発する。従って、 STIトレンチ先端部のコーナーは通常、分離用酸化膜の堆積前の熱酸化によって丸められる。このコーナーの 曲率半径が増加すると、寄生トランジスタの Vt が増加し、この'こぶ'は小さくなる。しかしながら、新しいプロセ スが導入されない限り、素子のスケーリングは曲率半径の減少をもたらす。

隣接する活性領域端のフィールド酸化膜の後退度合いは、端に位置するトランジスタの断面形状をある程 度決定するので、寄生ドレイン電流の大きさもまた、そのフィールド酸化膜の後退度合いに依存する。従って、 曲率半径が分離幅とともにスケールダウンすると、うまくいけばフィールド酸化膜の後退もスケーリングされる。 その結果、曲率半径の減少に伴う劣化は部分的には緩和されることになる。この酸化膜の後退は、パッド酸化 膜や犠牲酸化膜の他、CMP プロセスやフッ酸浸漬に対する堆積酸化膜の"硬さ"に依存し、これらの全ては各 年において最適化されるプロセス設計の選択に委ねられる。 熱処理、ドーピングに関する集積化の要件は、浅接合プロファイルや接合の急峻さを維持すること、および ドーパントの高い活性化を実現すること、材料の耐熱性を向上させること、そして素子特性に関わるこれらの影 響を制御することである。熱処理・薄膜に対する解決策候補のロードマップは、Figure FEP4 に示されている。 ひずみ基板、high-k ゲート絶縁膜、金属ゲートそして、非バルク CMOS に関する技術の変遷は、量産までに2 年のプロセス検証と試作が必要とされる大変重要な事項であり、全く新しいゲートスタック材料が顧客に出回る までには異常なほど大量の信頼性データが必要となることはその一例である。これは認定までにたった1年で よかった劇的な変化をともなわない従来と状況を異にする。

	2007	20	10		20	13		20	16		20	19		202	22
DRAM 1/2 Pitch	20 65nm	008 2009 45	20 nm	011 20	12 32	20 nm	14 20	15 22	20 nm	17 20	18 16	20 nm	20 20	21 11n	m
GATE DIELECTRIC															
Oxynitride															
Hf -based high κ (optimization control, stability)															
Group III (or RE) high κ (La, etc.)															
Ternary oxides (LaAlO ₃ , SrTiO ₃ , etc.)															
Epitaxial dielectrics															
Tools and methods for dielectrics (CVD, ALD, PVD; inorganic and organic sources)															
INTERFACE LAYER FOR GATE DIELECTRIC															
Nitrided Oxide															
No SiO_2 interfacial oxide															
GATE ELECTRODES Poly Si or Poly Si-Ge (laser annealing, amorphization, non- equilibrium dopant activation, etc.)															
Dual band-edge metals (Ta, Ru, Ir, M _x Si _v N₂, etc.)															
Dual near midgap metals (FUSI, TOSI, Silicides, etc.)															
Midgap metals (TiN, alloys, silicides, etc.)															
Workfunction tuning (doping, I/I , high κ capping, alloys, phases, grain orientation, alloys and layers, etc.)															
Tools and methods for electrodes (CVD, ALD, PVD; clustered with dielectric; inorganic and organic sources)															
Research Required	Deve	lopment Unde esearch, deve	rway Iopmei	nt, and] Qua qualific	lificatio	n/Pre-l pre-pro	Produc	tion shoul	d be ta	Con king pl	tinuous ace for	Impro	vement lution.	!

Figure FEP4 Thermal/Thin Films Potential Solutions



Figure FEP4 Thermal/Thin Films Potential Solutions (continued)

ドーピング技術

バルク CMOS デバイスの伝統的なスケーリングは、新材料と新しいデバイス構造が今後数年のうちに数多く 導入されることで、ますます難しくなっている。ノンクラシカル CMOS デバイスへの移行時期はデバイスメーカ ーの間で異なることが予想され、したがって異なったデバイスアーキテクチャがつねに存在するようになる。こ の点については PIDS の章の中で詳細に議論されており、高性能トランジスタに関しては以下のデバイスシナ リオが推定されている:

2007 年から 2012 年 - バルクシリコン MOSFET では以下の進歩がなされる:

酸窒化ゲート絶縁膜の最適化

high-kゲート絶縁膜とメタルゲートとのスタック構造の、2008年における導入

エレベーティッドコンタクト構造

2010 年から 2015 年 - エレベーティッドコンタクト構造を有する、単一ゲートの完全空乏 SOI プレーナー・ デバイス

2011 年から 2020 年 - デュアルあるいはマルチゲートの完全空乏デバイス。例えば FINFET。

困難な技術課題 - 2009 年を通した非常に短期の CMOS トランジスタのドーピングのための困難な技術

課題は、1) high-k/メタルゲート技術の量産の場への導入;2) 短チャネル効果の制御に必要な、ソース/ドレインのエクステンション領域でのますます浅くなる接合深さ(~10nm)の達成。このとき、接合を浅くするのと同時の低いシート抵抗(~500 Ω/sq)の形成、エクステンションとチャネルの接合部分における急峻なドーピング、エクステンションとゲートのオーバーラップ量の最適化を同時に実現する必要がある。;3) 短チャネル効果を最小化し、キャリア移動度を最大化しながら、しきい値電圧を設定するための、チャネル領域でのドーピングプロファイルの制御。;4) 浅く、高濃度にドーピングされたソース/ドレイン領域への低抵抗コンタクトの形成²³。;5) フラッシュあるいはレーザーアニールのようなミリセカンドアニールを使いながら、high-k 材料とシリコンチャネルチャネルとの間に信頼性ターゲットを満たすような良好な界面を形成する技術課題。

また短期(Near Term)ではあるが 2009 年以降は、主要な技術課題は「トランジスタ構造」と直接関わってくる。 アグレッシブに接合をスケーリングし、high-k/メタルゲートのスタックを用いたとしても、プレーナのバルクデバ イスのエクステンションでは、ますます短チャネル効果を制御できなくなる。そのようなアグレッシブなスケーリン グの必要性を緩和するために、プレーナのバルク CMOS は、ノンクラシカル CMOS、すなわち FDSOI や垂直 なピラー上に形成したダブルゲートやマルチゲートデバイスに置き換わっていく。これらのノンクラシカルデバ イスの実現には、極めて薄い SOI 基板やエレベーティッドコンタクトの接合形成などを含む、新たな技術課題 の解決が必要となる。

直列抵抗、特にコンタクト抵抗は、デバイスのスケーリングを脅かしてきているが、その重要性はさらに増し ている。チャネル長がスケーリングされてもデバイスの W/L はほぼ一定であり続けるので、デバイスの抵抗もほ ぼ一定のままとなる。しかしながらコンタクトホールの大きさはリソグラーフィーの大きさの二乗でスケーリングさ れるので、コンタクト抵抗は素子サイズが小さくなることで急速に増大する。デバイス特性目標を満足するように、 コンタクト抵抗率として 5×10⁸Ω-cm²が必要となる時期である 2010 年までに、メタル/半導体界面における非 平衡ドーピングが必要となる見込みである。デュアルメタルコンタクトは 2013 年までに必要であるため、適切な 材料を判断するための一層の研究が急務の課題となっている。

ソース/ドレインエクステンション - プレーナーバルク CMOS では、短チャネル効果を制御するために、 ドレインエクステンション、チャネル、ハロー、およびチャネルエッジのドーピングが非常に重要なプロセスとな っている。ドレインエクステンションのドーピング量は、寄生抵抗をできるだけ少なくしつつ、接合深さを浅くす る必要性から、できるだけ上がることが望ましい。補足資料に示したイオン注入のエネルギーとドーズ、その結 果としての活性なドーパント濃度のピーク値は、PIDS によるトータルの直列抵抗の 15%と等しいエクステンショ ン直列抵抗を達成する値となっている。ここではドーパントの拡散は無視できる程度 (すなわち活性化はフラッ シュあるいはノンメルトのレーザーアニール、または固相エピタキシャル成長による)としている。

バルクプレーナーMOSFET において、注入直後の(深さ方向の)接合深さは横方向への拡散深さに比例しており、その後の横方向拡散、およびチャネル領域への染み込みに強く影響する。したがって短チャネル効果は深さ方向の接合深さに強く関係しており、またドレインエクステンション抵抗はドーピング濃度と横方向の 急峻さと強く関係している。

これまでは常に、より急峻な(すなわちボックスライクな)横方向の接合が短チャネル効果にとって望ましい とされていた。これは、エクステンションドーピングのチャネル領域への拡散を抑えることができ、急峻な接合を 形成するためのカウンタードーピングの量を抑えることができたことによる。しかしながら、チャージシェアの結 果として、極めて急峻な接合はしきい値電圧のロールオフを劣化させること、接合が急峻になるに従って、すな わちドーピングの傾きがより大きくなるに従って、DIBL (drain induced barrier lowering)は単調に増大することが

²³ これまでに一軸性の応力の印加によりチャネル移動度を向上することを目的として、in-situドープ層の選択堆積が実用化されており、これは同時にイオン注入とアニーリングの置き換えになっている。チャネル領域での応力印加、接合形成のためのドーピング、およびコンタクト材料の選択を同時に最適化することが新たな技術となっている。

最近明らかになってきた。その結果として、デバイス特性を最適化するための、急峻さの最小の値が存在する ことになる。

理論的には、ソースエクステンションの蓄積抵抗は、最も急峻な横方向接合において、最小の蓄積抵抗とと もに得られる横方向の急峻さに強く依存して定義される。しかしながら、蓄積抵抗の値のちょっとした変化であ ってもデバイス特性全体、特にその短チャネル効果に大きく影響するため、蓄積抵抗はデバイスの中で電流 が流れるパスの中の単純な抵抗成分とみなすことはできない。急峻さが少しでも変化したら、デバイスには新 たな最適化が必要となる。本文章の筆者はそのような最適化を行ってきたが、接合を急峻にするという方向性 の中から、デバイス特性に対して実質的に意味のある改善を見出したことはなかった。

シート抵抗、接合深さ、接合の急峻さ、および直列抵抗の要求値をモデル化するという努力によって、これ らのパラメータの相互の依存性、およびこれらが複合したトータルのトランジスタデザインへの影響が如何に複 雑であるかをよく認識することができた。従って、接合深さ、ドーピング濃度、および横方向の急峻さをトータル としての最適化するためには、毎年完全なトランジスタ特性の設計をする必要がある。これはこのロードマップ の範囲を越えた仕事である。したがってどうしても、技術要求表におけるこれら3つの要求事項はいずれも、明 確な要求事項とはならず、「ガイダンス」として示さざるを得ない。しかしながら一般的には感度シミュレーション から、pチャネルデバイスでは、急峻さをある臨界的な値以上にした場合、寄生抵抗はごくわずかに低下する にすぎないことが示されている。したがって、何らかの臨界値を越えて急峻さを高めたとしても、改善はわずか なものにとどまる。その一方 n チャネルデバイスでは、ソースエクステンション接合が急峻であるほど、ソースの 注入速度が速くなり、その結果として高いドライブ電流を得ることができる。したがって NMOS デバイスにおい ては、より急峻であることが常に望まれる。

垂直方向にも横方向にも急峻であるような、極浅のソース/ドレインエクステンション接合を実現するために は、ドーピング不純物を注入するための、新しくて進歩した方法の開発が必要とされるだけではなく、極めて小 さなサーマルバジェットの熱活性化プロセスの開発が必要である。これは、注入されたドーパントの活性化に 伴う増速拡散をできるだけ抑えるために必要とされる。現在研究対象となっている方法は、解決策候補、Figure FEP5 に示されている。これらの方法は、CMOS プロセスフローに対して、コストの大きな増大を招くかもしれな い。したがって、横方向および縦方向の急峻さによりもたらされるメリットの増加を、コスト面における損失に対し て、注意深く評価する必要がある。エクステンション部の、縦方向、横方向不純物プロファイルの位置および形 状をモニターするためには、サブナノメータの空間分解能の2次元計測手法が必要になる。

2010年、およびそれ以降に想定されるノンバルク、つはり完全空乏極薄(FD-UTB)MOSFET においては、 デバイスの駆動電流を最適化し、閾値電圧を安定化させるために、ドーピングプロセスには変更が必要になる。 クリティカルなドーピング接合深さに関するパラメータは、活性なシリコン層の厚さによって決定されるようになり、 したがって注入とアニールという観点からは、課題からは外れてくることになる。

縦方向の接合深さは、シリコン層の厚みという形成された形状によって決定されるので、その意味を失ってく る。しかしながらだからといって、UTB(ultra thin body)デバイスのエクステンションの形成において、どのような 注入エネルギーでもいいということにはならない。これは横方向の接合深さが、(実質的な意味での)縦方向の 接合深さと結びついているためである。接合深さ、ドーピング濃度、および横方向への急峻さとして適切な値を 導き出すことは、各世代におけるトランジスタ特性を完全にデザインして初めて可能となることであるが、これは このロードマップの範囲を越える。極浅のエクステンション接合へのコンタクトはバルクのデバイスにおいてより もはるかに難しくなり、少なくともコンタクトにおけるシリサイデーションの犠牲層として、エレベーティッド接合が 必要とされる。エレベーティッド接合の採用した場合でも、により、適正にチャネル移動度を向上するために十 分なひずみを効果的に与えることができるか、注意が必要である。 FD-UTB デバイスは、短チャネル効果の管理のためのチャネルドーピングは必要とされず、真性の、ドーピングされていないシリコンチャネルが用いられる。しかしながら、ゲート/ドレインのオーバーラップ(あるいは逆向きのアンダーラップ)を最適化するためのゲートエッジ付近のドーピングの正確な制御、あるいは寄生抵抗の管理は、重要な技術課題であることに変わりはない。

FinFET などの縦方向チャネルトランジスタでは、近接して配置された高アスペクト比のピラーへのドーピン グが、新たな技術課題となる。そのような構造ではエクステンション接合を成形するために、等方性のドーピン グが必要となると考えられる。

コンタクトと直列抵抗 – 自己整合コンタクト・シャントも含めたコンタクトを形成するための新しい材料やプロセスが開発されない限り、コンタクト面積、ソース/ドレインの接合深さ、そしてシリサイドコンタクトの厚さのスケーリングは、寄生抵抗の増大を引き起こす。本質的なコンタクトのスケーリングにおける問題は、二次元的なコンタクト面積の横方向のスケーリングに起因している。その結果として、シリサイドとドープトシリコンとの間の界面におけるコンタクト抵抗率は、ソース/ドレインの寄生抵抗全体の中で支配的な割合を占めることになる。この問題の解決には以下の方法が考えられる: a)界面におけるドーパント濃度の最大化、b)コンタクト接合部にシリコンゲルマニウムなどの材料を用いることによるバリアハイトの低減、c)n+/p+接合に対して、バリアハイトの低いデュアルメタル(シリサイド)の使用、等である。またあるいは、まだ実用化はされていないが、接合とコンタクトとしてショットキー接合を用いる方法も考えられる。コンタクト領域へのシリコンゲルマニウムの選択堆積、およびドーパントのプロファイル制御は、このような問題に対する解決策候補となる。しかしながら CMOS インテグレーションにおいては、p チャネルとn チャネルのデバイスに異なった種類のドーパントが必要となり、これも重要な技術課題となる。このようなインテグレーションの課題は、トランジスタのゲートがコンタクト領域と同時にドーピングされ、またシリサイデーションされるという事実によって、さらに難しくなっている。

バルクのデバイスにおいては、コンタクト接合深さ、シリサイドの厚さ、そしてシリコン/シリサイド界面コンタ クト抵抗率の間での相互の最適化を必要とする、相互に関連した複数のスケーリング上の課題が存在する。コ ンタクト接合深さには、halo 注入をうまく利用したとしても、Table FEP4 に示したような、ゲート長に対応したスケ ーリングが必要となる。この結果として、コンタクト深さの継続的な縮小は、シリサイドの形成にとって有用であり 続けている。コンタクトリーク電流を抑えるためには、シリサイド形成の際の消費を、多くともコンタクト深さの半 分だけにする必要がある。したがって将来のコンタクトにおいては、さらに浅くなるコンタクト接合深さに対応で きるように、シリサイドもさらに薄くする必要がある。しかしながらシリサイドは、ある厚さ以下になると不連続とな る傾向があり、したがって適切にコンタクトにシャントが取れなくなるため、この薄膜化はいつまでも有効である わけではない。自己整合ニッケルモノシリサイドコンタクトは、与えられた接合部でのシリコン消費量に対して少 し厚い(より安定な)膜を形成するため、この問題に対する緩和策となる。また従来の CoSi2と比較して、アグロメ レーションの問題が緩和されるような低温で形成される。バルクデバイスにおいても、究極的にはコンタクト領 域にシリコンまたはゲルマニウムエピタキシャル層の選択的な堆積が必要とされ、したがってシリサイデーショ ン過程ではより多くのシリコンを利用することができる。しかしながらこれまでに議論したように、選択エピタキシ ャル堆積は、サイドウオールスペーサーに対して、完全さと頑丈さとをさらに高いレベルで必要とする。

また短期的な期間の中で採用が予想される high-k ゲート絶縁膜材料の導入からも、新たな課題が発生する。 high-k 材料候補に依存して熱工程が限定され、この結果としてコンタクトの形成とシャントプロセスの構築に大 きく影響する。

プレーナ構造のシングルゲート、あるいは垂直方向のマルチゲートの完全空乏型 CMOS トランジスタ構造 では、コンタクトの形成において新たな技術課題の解決が必要になる、例えば、高濃度にドーピングされたコ ンタクト構造を持つ、薄い縦方向マルチチャネルへのコンタクトの形成などである。このような三次元構造に対 して信頼性の高いコンタクトを形成できるような複雑なプロセスのマスターには、コンタクト技術における急速な 技術革新が必要となる。ここでもコンタクトにおける直列抵抗の管理は主要な技術課題であり続ける。プレーナ 構造のシングルゲートのトランジスタでは、大幅な抵抗上昇を引き起こさないようにするためには、エレベーテ ィッドコンタクトの導入を避けられない。同様に、ダブルゲートトランジスタにおいて、寄生抵抗の要求低減値を 実現するために、コンタクトへのシャントのため、巧妙な選択エピタキシャル成長の適用に関する多くの研究報 告がなされている。ただしその一方で、エレベーティッド接合は、接合部における寄生容量の増加が引き起こ されるため、抵抗と容量の両方に対する考慮が必要となる。CMOS インテグレーション全体をどのように構築す るか、どのようにデュアルドーピングを行うか、またエピタキシャル成長によって持ち上げたコンタクトにどのよう にドーピングするかなどは、重要な開発項目として残っている。

チャネル - 継続的にゲート長を縮小しつつ、オフ状態のリークを許容値以下に保つ必要から、プレーナ CMOSトランジスタ、特に極小デバイスにおいては、短チャネル効果を制御するために、チャネルドーピングレ ベルの増大が必要になる。横方向、縦方向双方のプロファイルの正確な制御は、短チャネル効果を制御する ためにますます強く要求され、ドーピングツール、プロセス、分析手法に関する新たな課題が現れる。ハイパ ーフォーマンスのロジックデバイスにおける駆動電流を増加させることで回路スピードが速くなることから、キャ リア移動度を増加させるとともに、短チャネル効果を制御するために高くなったチャネルドーピングレベルによ って低下傾向にある移動度を補償するため、歪み Si チャネルが導入され、これからも継続して使用される。接 合リーク電流は、バンド間トンネル電流であるか、キャリアの再結合によるものであるか、またあるいはコンタクト でのトンネルあるい熱放出電流であるかにかかわらず、特にバルクのデバイスにおける課題であり続ける。この ようなリーク電流の懸念は、チャネルのドーピングレベルが上がることで直接トンネル電流が流れやすくなるこ と、またアニーリングにおけるサーマルバジェットの低減により、結晶欠陥の低減が困難になること、またあるい はアニールが不十分なために接合における空乏層の位置を結晶欠陥の残った領域よりもさらに深くすることが 困難になっていることによるものである。リーク電流は接合とチャネルのドーピング、接合の急峻さ、および欠陥 の除去に敏感である。

完全空乏 CMOS は、プレーナ SOI であっても縦方向のマルチゲートデバイスであっても、チャネルデザイン上はイントリンシックのアンドープのシリコンを用いることが望まれる。このアプローチによれば、チャネルドーピングに起因したキャリア移動度低下を避けることができるが、しきい値電圧はゲート電極の仕事関数によってしか制御できなくなる。これらのデバイスでは通常、二種類の仕事関数のゲートを必要とするが、例えばドーピングにより組成を変化させることで、1つの金属を用いた場合でも仕事関数を「調整する」ことができる。

マルチゲート・完全空乏三次元トランジスタを CMOS としてうまく導入するためには、多くの課題を解決しなければならない。例えば、高濃度にドーピングされたコンタクト領域からイントリンシックであるチャネル領域へのドーピングプロファイルの最適化、マルチゲート構造における高電界印加時のチャネルエッジ部でのサブスレッショールドリーク電流の低減、完全三次元トランジスタを形成するための数多くのインテグレーション上の課題に対する解決策等を実現する必要がある。これらの技術課題は、今後予定されるhigh-kゲート絶縁膜と二種類の仕事関数を有するメタルゲート材料へのシフトに加えて、次の4年から7年の間のトランジスタ技術における革命的な変化を必要としている。



Figure FEP5

Doping Potential Solutions

42 フロントエンドプロセス



Figure FEP5 Doping Potential Solutions (continued)

フロントエンド・エッチング・プロセス

デバイスサイズのスケーリングにおいて継続した要求は、少なくとも絶対的には、CD を制御し、中心値を縮小、分布の狭小化をすることである。現在、high-k 絶縁膜とメタルゲートが生産に入っており、これらの材料を使用するために十分な選択性とダメージ制御を伴うエッチプロセスが認識されてきている。スケーリングは CD 縮小を考慮してこれらのプロセスを磨き、最適化することを要求している。ITRS で許容される CD のバラツキ (物理ゲート長の12%、3 σ)は、リソグラフィ、レジストトリミングとエッチングの間に分配される。Table FEP4 を参照。エッチの部分のバラツキはハードマスクエッチ、ドープトポリシリコンエッチとメタルエッチを含んでおり、さらに PMOS と NMOS のメタルゲート、ウェーハ内、ウェーハ間のバラツキを含む全体のバラツキであると想定されている。

エッチの不均一性とバイアスがエッチ起因の CD バラツキを決定する。これらの数的指標は詳細なガス分布、 プラズマ密度と温度の空間分布、バイアス電圧を含めたチャンバーのデザインの強い関数である。補正はエッ チレート均一性改善に使えるが、プロセスウインドウを狭くしたり、エッチング形状や電気的ダメージなどのエッ チレート以外のパラメータの不均一性に繋がる可能性がある。ウェーハの端部までの均一性は、端部の段差 (あるいはギャップ)とこれによるガスフローや電界の歪みへの影響のため、特に困難な課題である。それ故に エッジ効果はダイイールドに重要な影響を及ぼす。サブナノメートルレベルの CD 3 σ 制御は、良好な選択性と ゲート絶縁膜のダメージ制御、ハードマスクとポリシリコンの垂直形状、仕事関数固定のための金属層のアンダ ーカットやフッティングが無いことが達成されることが必要である。計画的に情報をフィードフォワード、フィード バックするための統合計測はトリミングステップでサブナノメートルの CD 3 σ 制御を達成するために標準的な 技術となっている。

エッチ性能を改善するために多くのプラズマ源が開発されてきた(Figure FEP6 Etch Potential Solution 参照)。 要求される性能には、制御性があり均一な側壁角度、厳密に制御された CD とエッチレート均一性、電気的ダ メージが無いこと、が含まれている。歴史的に、高密度プラズマ(HDP)、有磁場反応性イオンエッチング (MERIE)、電子サイクロトロン共鳴(ECR)がこれらの目的で使用されてきた。パルスプラズマはシリコンプラズ マエッチングで基板の電荷の蓄積を緩和するために付加される。ガスクラスターイオンビームは同様の目的で 使用されるが、主流になっていない。エッチの原子層制御は周期的なポリマーデポジションとエッチングステッ プ、バイアス電力の変調により確立された。²⁴しかしながら、この方法は本質的に低速であり、高選択性を達成 するためにオーバーエッチステップだけに留められるだろう。この方法では表面は低バイアスパワーのポリマラ イズプラズマにより被覆され、ポリマーが除去されると、高バイアスパワーのステップで下地のシリコンのモノレ イヤーを除去する。これらいくつかの先進的な方法は CMOS メタルゲートに使われる金属の反応生成物を揮 発させて、チャンバー汚染抑制やチャンバークリーニング頻度の抑制、平均故障時間(MTBF)と平均補修時 間(MTTR)の制御のために必要とされるかもしれない。

レジストのトリミングは、ほぼこの10年、ゲートの最終サイジングを行うために使用されてきた。Table FEP4aと FEP4bのトリム量はレジストで形成されたゲート長の40%になる。それ故にこのプロセスは物理ゲート長の制御 を支える上で重要である。また、トリミングによって、全体を通しての形状とCDが要求値を満たすように、ウェー ハ内や疎密間の線幅のバラツキをそのステップで補正することが可能となる。ゲート長のスケーリングは一般 にレジストの厚さのスケーリングを意味し、ゲート長縮小を達成するためのレジストトリミングはレジスト自体の高 さをゲート長トリムの半分相当量だけ減少させる。この操作の後も十分なレジストはゲートハードマスクエッチを 可能とするために維持されねばならない。193nm レジストは遠くない将来の液浸リソグラフィの採用でも使用さ れるだろう。これらのレジストはライン端の粗さ(LER)や低エッチ耐性になりがちである。

線幅の縮小に従って、LER は、CD 制御に対してますます重要なものとなっている。LER は線幅縮小しても 同等値に留まるため、スケーリング上の重要な懸念点となる。LER がゲートリークに影響を与えているといういく つかの証拠もある。リソグラフィとエッチングの両方がこれに影響を与え得る。ゲート材料、フォトレジストのタイ プとエッチングケミストリの選択が、LER の程度を左右する。等方性プラズマエッチでのレジストトリムはラフネス の大きさを減少できると考えられている。²⁵この問題を業界が扱うために最近の定量化方法が標準化される必 要がある。

欠陥密度は特にゲートレベルにおいて常に課題である。メタルゲート構造に必要なマルチステップのゲート エッチプロセスは、一般に、メタルエッチの反応生成物で汚染の可能性のあるポリシリコンエッチと同一のチャ ンバーで行わなければならない。プロセスと装置開発は、チャンバー清浄度、および、チャンバーパーツ上へ メタルゲートや high-k 層の低揮発性の金属ハロゲン化物を堆積するかもしれないこれらのエッチプロセス起因 の欠陥の可能性に取り組むだろう。in-situ 干渉式測光は、選択性や欠陥を改善するために、エッチ層が消滅

²⁴ A. Agarwal and M. Kushner, "Plasma Atomic Layer Etching," 33rd IEEE International Conference on Plasma Science, p. 469, (2006).

²⁵ T. Wallow, A. Acheta, Y. Ma, A. Pawloski, S. Bell, B. Ward, C. Tabery, B. La Fontaine, R.-H. Kim, S. McGowan and H. J. Levinson, "Line-edge roughness in 193-nm resists: lithographic aspects and etch transfer", Advances in Resist Materials and Processing Technology XXIV. Edited by Lin, Qinghuang. Proceedings of the SPIE, Volume 6519, pp. 651919 (2007).

する前に積極的なメインエッチを打ち切るためのエンドポイント事前検出を可能とすることにおいてより重要に なってくるだろう。

ノンプレーナトランジスタが必要となった際、エッチングはよりチャレンジングとなる。FinFET 構造は選択比、 異方性とダメージ制御に新たに制限をもたらす。Fin は実際にはすべてのプロセス中で最も小さな形状で、サ イドウォールで規定するマスクを使用してゲート長の 0.7 倍ほどの小ささの形状のエッチングを必要とする。²⁶欠 陥無くフィン表面を平行に形成するために形状制御はとても厳しくなるに違いない。ゲートエッチは、フィンの ボトムでのストリンガーの除去、分厚く平坦化されているかもしれない poly-Si のエッチング、非常に薄いオキシ ナイトイライドまたは high-k 材料上でストップすること、レジストは維持しておくこと、などの多くの新しいチャレン ジを供給する必要がある。スペーサエッチはユニークな問題をもたらすであろう。スペーサは、エクステンショ ン注入の大変重要な長さの定義となるポリシリコン側壁からは除去されること無く、数 100 オングストロームにも なるフィン表面からは除去されなければならない。これはより一層の高選択プロセスとフォトレジストの無い状態 で改善された異方性を必要とする。

サイドウォールスペーサ幅はスペーサエッチの等方性度により決定される。ソース/ドレイン領域のシリコン ロスはこのエッチの選択比とスペーサ膜除去に必要なオーバーエッチ量によって制御される。この重要なパラ メータの制御は統合計測によって改善がなされるだろう。

浅いトレンチ分離(STI)もまた、32nm 世代以降になると、挑戦すべきインテグレーションの課題がある。この 世代では、多くのデバイス製造者は、トランジスタのダブルハンプ効果の緩和を目的としてSTIトレンチのトップ コーナーを丸めるために、熱プロセスではなくエッチング技術を使用している。コーナーを丸めるエッチングは 活性領域に侵入することが少ないという利点もある。²⁷この応用において、インテグレーションの課題は、トップ コーナーとボトムコーナーの丸め半径の制御、STI 壁スロープの制御である。コーナーを丸めるエッチングは 高アスペクト比分離溝を埋め込む困難さを軽減する。

²⁶ N. Lindert, L. Chang, Y.-K. Choi, E. H. Anderson, W.-C. Lee, T.-J. King, J. Bokor, and C.-M. Hu, "Sub-60 nm Quasi-Planar FinFETs fabricated using a simplified process", IEEE Electron Device Letters, vol. 22, No. 10, pp. 487-489, (2001).

²⁷ R. Singh, P. J. Kelley, L. B. Fritzinger, C. C. Lee, and J. S. Molloy, "Shallow trench isolation method providing rounded top trench corners", US Patent 6,174,786, January 16, 2001.



Figure FEP6 Front End Etch Processing Potential Solutions

DRAM スタック型キャパシタ

DRAM キャパシタ技術は、キャパシタ膜並びにキャパシタ電極への新材料導入という課題に直面している。Table FEP5 に DRAM のスタックキャパシタに対する技術要求を示す。DRAM のセルサイズは微細化が進められており、65nm 技術世代では 6F² (F:加工寸法 〈feature size〉)のセル面積を達成している。Table

FEP5 の各目標値は、DRAM の安定動作とソフトエラー耐性を確保するために、キャパシタの容量値は 25fF/cell(セル) を維持すると仮定して計算されている。

M1 (Metal 1: 第1層目の配線金属層) ハーフピッチが 90nm よりも大きい技術世代では、キャパシタの容量絶縁膜材料に Si₃N₄/SiO₂ 複合膜を用い、蓄積容量電極構造を 3 次元化することで、センシングとノイズ 耐性を保証できる大きさの容量を維持してきた。しかしながら、80nm 技術世代及びこれ以降はこれらの材料や構造では上記容量値を確保することが困難となった。このため、金属電極と high-k (高誘電体材料)を用いる MIM (metal-insulator-metal) キャパシタ構造が導入された。

金属電極については良好なステップカバレッジ、優れた密着性、高い仕事関数など、容量電極として共通な要求があるが、これらに加えて、堆積温度を低くして熱処理による容量特性劣化を最小限にとどめることや、膜密度を高くしてシリンダー構造の機械強度を確保することも必要である。このために、ALD(atonic layer deposition)法や ALD に近い CVD 法が電極の堆積方法として導入された。80nm 技術世代の金属電極として適合した TiN は 45nm 技術世代まで MIM キャパシタ電極に用いられるであろう。しかし、45nm 技術世代以降は SiO₂換算膜厚(T_{eq})に於いて 0.5nm 以下が必要となり、高い仕事関数と材料(容量絶縁膜)の結晶配向性を向上させるテンプレートを供給する材料として、Ru, RuO₂, Pt, IrO₂, SrRuO₃ などの新しい金属電極材料が必要となる。

DRAM スタックキャパシタの微細化で主要な障害は容量絶縁膜厚 (T_{eq})のスケーリングにある。high-k 材料である HfO₂, ZrO₂, Ta₂O₅ はすでに 80nmDRAM の量産に供されている。しかし、これらの絶縁体材料 は比誘電率が 50 以下である。45nm 技術世代以降の T_{eq}に対する要求を満足するには比誘電率が 80 以 上である TiO₂、STO (Strontium Titan Oxide)、BST (Barium Strontium Titan Oxide)などの新しい誘電体材 料の開発が必要となる。 絶縁膜の比誘電率とリーク電流を保ちながら、実際の絶縁膜厚 (T_{phy})を薄くする ことは非常に困難なことの一つである。一般には、BST のような high-k 材料の実膜厚を薄くするとその比誘 電率は減少し、リーク電流は増加する。このことは T_{phy} の薄膜化には一定の限界があり、より高い比誘電率 を持つ材料は、 T_{eq} を薄膜化する一方で厚い実膜厚 T_{phy} で用いなければならないことを示している。将来の high-k 材料のためには、高いスループットを持つプロセス装置だけでなく ALD や CVD に適したプリカーサ の開発も必要である。

厳しい T_{eq}のスケーリングを緩めるためキャパシタ面積を増やす継続的なプロセス開発も必要である。高 いアスペクト比のストレージノード形成を可能とする酸化膜エッチング性能の改善や、3D キャパシタ構造を とるストレージノード間にブリッジング現象が起こらない機械的安定度の高いプロセス体系への改善は、容 量絶縁膜の厚み(T_{eq})を薄膜化することと並び大きな挑戦である。

DRAM を混載した SoC に要求されるプロセス仕様は、メモリ/ロジックの構成比により異なってくる。混載 DRAM のキャパシタ容量への要求は汎用 DRAM ほどには厳しくないと考えられる。SoC における困難な 課題の一つは、コンタクトホール形成である。一般に、DRAM のコンタクトホール深さは、同世代のロジック と比べて比較的深く、極端なアスペクト比増大を避けるためホール径を拡大せざるを得ない。これにより、 同世代ロジックと同じ配線ピッチを実現することが困難となる。したがって、ロジックを優先させた SoC では、 コンタクトのアスペクト比を低減させるため、セル面積の拡大によりキャパシタ高さを抑えるなどの工夫が必 要になってくる。一方、DRAMを優先させた SoC では、DRAM のホール径に応じたロジックの配線ピッチを 設定しなければならない。このコンタクトビア密度の問題を解決するためには、SoC ではさらにいくつかのブ レークスルーが求められる。

		1		07	1				-
Year of Production	2007	2008	2009	2010	2011	2012	2013	2014	2015
DRAM ½ Pitch (nm) [A]	65	57	50	45	40	36	32	28	25
Cell size factor a [B]	6	6	6	6	6	6	6	6	6
Cell size (µm²) [C]	0.025 =0.13x0.195	0.019 =0.11x0.17	0.015 =0.10x0.15	0.012 =0.090x0.14	0.0096 =0.080x0.12	0.0077 =0.071x0.11	0.0061 =0.064x0.96	0.0048 =0.057x0.085	0.0048 =0.051x0.076
Storage node size (µm²) [D]	0.00845 =0.065x0.13	0.0064 =0.057x0.11	0.0051 =0.051x0.10	0.0041 =0.045x0.090	0.0032 =0.040x0.080	0.0026 =0.036x0.071	0.002 =0.032x0.064	0.0016 =0.032x0.064	0.0013 =0.025x0.051
Capacitor structure	Cylinder /Pedestal MIM	Pedestal MIM	Pedestal MIM	Pedestal MIM					
t _{eg} at 25fF (nm) [G]	1.15	0.9	0.8	0.6	0.5	0.4	0.3	0.3	0.3
Dielectric constant	40	43	49	65	78	98	130	130	98
SN height (µm)	1.4	1.3	1.9	1.6	1.5	1.3	1.1	1.3	1.4
Cylinder factor [E]	1.5	1.5	1	1	1	1	1	1	1
Roughness factor	1	1	1	1	1	1	1	1	1
Total capacitor area (μm^2)	0.83	0.65	0.58	0.43	0.36	0.29	0.22	0.22	0.22
Structural coefficient [F]	33.3	34.3	38.6	36.2	37.7	37.6	35.6	45.2	45.2
t _{phv} . at 25fF (nm) [H]	11.8	10.0	10.0	10.0	10.0	10.0	10.0	10.0	7.5
A/R of SN [I]	21.6	22.0	38.3	35.4	37.4	36.9	35.0	45.8	57.6
A/R of SN (OUT) for cell plate deposition [1]	33.8	33.8	63.8	63.8	74.7	83.0	93.4	160.4	144.0
HAC diameter (μm) [J]	0.08	0.07	0.06	0.05	0.05	0.04	0.04	0.03	0.03
Total interlevel insulator and metal thickness except SN (μm) [K]	0.78	0.75	0.73	0.7	0.68	0.66	0.63	0.61	0.59
HAC depth (μm) [L]	2.2	2.0	2.6	2.3	2.2	2.0	1.8	1.9	2.0
HAC A/R	28.0	29.3	44.1	42.5	43.5	49.7	43.8	63.1	67.7
$V_{capacitor}$ (Volts)	1.3	1.2	1.1	1.1	1.1	1.1	1.1	1	0.9
Retention time (ms) [M]	64	64	64	64	64	64	64	64	64
Leak current (fA/cell) [N]	0.76	0.70	0.64	0.64	0.64	0.64	0.64	0.59	0.53
Leak current density (nA/cm ²)	91.5	107.9	111.3	148.4	178.0	222.6	296.7	269.8	242.8
Deposition temperature (degree C)	~500	~500	~500	~500	~500	~500	~500	~500	~500
Film anneal temperature (degree C)	~750	~750	<750	<750	~650	~650	~650	<650	<650
Word line R_s (Ohm/sq.)	2	2	2	2	2	2	2	2	2

 Table FEP5a
 DRAM Stacked Capacitor Technology Requirements—Near-term Years

Manufacturable solutions exist, and are being optimized

Manufacturable solutions are known

Interim solutions are known

Manufacturable solutions are NOT known



Year of Production	2016	2017	2018	2019	2020	2021	2022
DRAM ¹ / ₂ Pitch (nm) [A]	22	20	18	16	14	13	11
Cell size factor a [B]	6	6	6	6	6	6	6
Cell size (μm^2) [C]	0.003 =0.045x0.068	0.0024 =0.040x0.060	0.0019 =0.036x0.054	0.0015 =0.032x0.048	0.012 =0.028x0.043	0.010 =0.026x0.039	0.007 =0.022x0.033
Storage node size (µm²) [D]	0.001 =0.023x0.045	0.0008 =0.020x0.040	0.00064 =0.018x0.036	0.00051 =0.016x0.032	0.0004 =0.014x0.028	0.0003 =0.013x0.026	0.0002 =0.011x0.022
Capacitor structure	Pedestal MIM	Pedestal MIM	Pedestal MIM	Pedestal MIM	Pedestal MIM	Pedestal MIM	Pedestal MIM
t_{eq} at 25fF (nm) [G]	0.3	0.3	0.3	0.25	0.2	0.15	0.1
Dielectric constant	91	78	78	70	80	91	98
SN height (μm)	1.6	1.8	2.0	1.9	1.7	1.4	1.1
Cylinder factor [E]	1	1	1	1	1	1	1
Roughness factor	1	1	1	1	1	1	1
Total capacitor area (μm^2)	0.22	0.22	0.22	0.18	0.14	0.11	0.07
Structural coefficient [F]	72.4	90.5	114.3	120.7	120.7	120.7	120.7
t_{phy} at 25fF (nm) [H]	7.0	6.0	6.0	4.5	4.1	3.5	2.5
A/R of SN [1]	74.5	90.2	111.4	117.5	122.8	106.8	99.4
A/R of SN (OUT) for cell plate deposition [I]	204.8	225.4	334.2	267.6	296.7	231.3	182.2
HAC diameter (μm) [J]	0.03	0.02	0.02	0.02	0.02	0.02	0.01
Total interlevel insulator and metal thickness except SN (μm) [K]	0.57	0.55	0.53	0.51	0.49	0.47	0.45
HAC depth (µm) [L]	2.2	2.4	2.5	2.4	2.2	1.9	1.5
HAC A/R	73.6	117.7	126.8	119.5	110.5	92.9	154.3
$V_{capacitor}$ (Volts)	0.7	0.6	0.6	0.6	0.6	0.5	0.5
Retention time (ms) [M]	64	64	64	64	64	64	64
Leak current (fA/cell) [N]	0.41	0.35	0.35	0.35	0.35	0.29	0.29
Leak current density (nA/cm ²)	188.8	161.9	161.9	194.2	242.8	269.8	404.7
Deposition temperature (degree C)	~500	~500	~500	~500	~500	~500	~500
Film anneal temperature (degree C)	<650	<650	<650	<650	<650	<650	<650
Word line R_s (Ohm/sq.)	2	2	2	2	2	2	2

Table FEP5bDRAM Stacked Capacitor Technology Requirements—Long-term Years

Manufacturable solutions exist, and are being optimized Manufacturable solutions are known

Interim solutions are known

Manufacturable solutions are NOT known

Table FEP5aとFEP5bの注釈

[A] 2005 Overall Roadmap Technology Characteristics, Table 1a and b

- [B] a=(セルサイズ)/F²(F:最小加工寸法)
- [C] セルサイズ = a^*F^2 (セルの短辺 = 2F)

[D] SN サイズ = (a/2 -1)*F² (SN 短辺 = F)

[E] シリンダー構造によりキャパシタ面積が 1.5 倍に増大する

[F] SC = (キャパシタ総面積) / (Cell size)

[G] teq = 3.9*E0*(キャパシタ総面積)/25fF

[H] t phy. = teq*Er/3.9 下部電極にポリシリコンが使用された場合には、 t phy. =(teq-1)*Er/3.9

[I]A/R of SN=(SN 高さ)/F

[J] A/R of SN (OUT) = (SN 高さ) / (F - 2* t phy.)

[K] HAC 径 = 1.2*F (HAC: High Aspect Contact: 高アスペクトコンタクト)

[L] 180nm 技術世代における膜厚を 1.05 µm と仮定した (世代毎に 10%の減少)

[M] HAC 深さ = SN 高さ + 層間絶縁膜と金属の総膜厚

[N] DRAM リテンションタイム (PIDS)

[O](検出限界*C*Vdd/2)/(リテンションタイム * マージン)(検出限界=30% leak, マージン=100)



Notes[C] & [D] Cell





	2007	2008	2009	2010	2011	2012	2013	2014	2015	2016	2017	2018	2019	2020	2021	2022
DRAM M1	65			45			32			22			16			11
1/2 pitch (nm)	05			40			52			22			10			
Top Electrode	Т	iN	\sim		Ru, RuO ₂ ,	Pt, IrO ₂ , S	SrRuO									
Capacitor Dielectric Material	HfO ₂ , ZrO	O ₂ , Ta ₂ O ₅			TiO ₂ , STC), BST										
Bottom Electrode	Т	iN	\sim		Ru, RuO ₂ ,	Pt, IrO ₂ , S	SrRuO									

Figure FEP7 DRAM Stacked Capacitor Potential Solutions

DRAM トレンチ型キャパシタ

Table FEP6a と FEP6b に DRAM トレンチキャパシタに対する技術要求を示す。ここに示されたキャパシタ容量の目標値は十分な信号と電荷保持特性を確保するために必要である。プロセスとセル構造に適合したビットライン容量の減少により、セルの容量は以前の ITRS ロードマップで示されたものより小さくすることが可能である。2009年の初めにはセルの容量は 25fF に設定されているが、これはスタック型キャパシタのロードマップと一致している。また、セルサイズは 8F²を維持すると仮定している。

Metal 1 (bitline)のハーフピッチが 75nm となる技術世代まで、トレンチ型キャパシタの誘電体材料としては従来の窒化膜/酸化膜が用いられる。90nm 世代の始まりと共に更なる表面増大技術が実施された。ある深さから 広がったプロファイルを用いるボトル型トレンチ技術とトレンチ表面の凹凸形状形成技術によりキャパシタの表 面積が増大されている。

48-58nm 世代では、HfSiON などの high-k 材料が導入されるであろう。これらの材料を高アスペクト比のトレンチに埋め込むために、ALD (Atomic Layer Deposition)が利用されるだろう。58nm 世代においては、上部電極に金属を採用することが有望視されており、これまでの SIS (Semiconductor-Insulator-Semiconductor)構造から MIS (Metal-Insulator-Semiconductor)構造へと技術転換が進んでいく。上部電極としては、導体としての性質を失わない金属窒化物とカーボンは最も魅力的な候補材料である。最終的には MIM キャパシタが必須となる。

トレンチ技術によって堅く機械的強度に優れた高アスペクト比のキャパシタ構造が実現されている。48nm 世代においては、デザインルールの微細化の結果、トレンチのアスペクト比(トレンチ深さをエッチング後のトレンチ上部の幅で割った値)が~80:1 にまで増大する。より微細なルールにおいては、さらにアスペクト比が高くなることが予想される。セルトランジスタのスケーリングに関する課題を解決するため、58nm 世代では3D セルトランジスタの導入が期待されている。

40nm 世代以降、新しい集積技術体系が導入され、セルキャパシタへの熱処理量が削減される。従って 2005 年版ロードマップで示されたよりも積極的な Teq(equivalent oxide thickness)の薄膜化が可能となる。結果 として、トレンチのアスペクト比は 90nm 以降 32nm 世代まで同じに保たれる。

25nm 世代以降 Teq は 0.7nm 以下に削減することが必要となろう。この時期にどのキャパシター用 high-k 材料がリーク電流と信頼性の条件を満たしているかはまだはっきりしない。したがって、25nm 及びそれ以降の世代においては、材料とプロセスの開発に加えて新しいメモリセルのコンセプトも必要となる。

DRAM 混載アプリケーションに対してキャパシタが基板中に埋め込まれるトレンチキャパシタ技術を用いる と、DRAM セルアレイとロジック回路の境界領域に段差が生じない(平らにできる)。また、アスペク比の高い、 深いコンタクトホール形成を避けることができる。

50 フロントエンドプロセス

Table FEP6a

		1							
Year of Production	2007	2008	2009	2010	2011	2012	2013	2014	2015
DRAM ½ pitch "F" (nm)	65	57	50	45	40	36	32	28	25
Cell size factor "a" [A]	8	8	8	8	8	8	8	8	8
Cell size (μm^2) [B]	0.045	0.028	0.018	0.016	0.0128	0.0104	0.0082	0.0063	0.0050
Trench structure	bottled								
Trench bottle circumference (nm) [C]	549	483	399	374	333	300	266	233	208
Trench etch depth (μm) [D]	6.8	6.0	5.8	5.6	5.0	4.5	4.0	3.7	3.4
Bottled trench depth (μm) [E]	6.0	5.3	5.1	4.9	4.3	3.8	3.3	3.1	2.8
Storage node size (μm^2) [F]	3.3	2.6	2.0	1.8	1.4	1.1	0.9	0.7	0.6
Trench surface area enhancement factor (HSG) [G]	1.2	1.0	1.0	1.0	1.0	1.0	1.0	1.0	1.0
Cell capacitance (fF) [H]	35.0	30.0	25.0	25.0	25.0	25.0	25.0	25.0	25.0
teq at Cs (nm) [I]	3.9	3.5	2.8	2.5	2.0	1.6	1.2	1.0	0.8
Trench top opening (nm) [J]	98	81	70	63	56	50	45	39	35
Trench etch aspect ratio [K]	70	74	83	89	89	89	89	94	97
Capacitor structure	Cup SIS	Cup MIS	Cup MIS	Cup MIM	Cup MIM	Cup MIM	Cup MIM	Cup MIM	Cup MIM

DRAM Trench Capacitor Technology Requirements—Near-term Years

 Table FEP6b
 DRAM Trench Capacitor Technology Requirements—Long-term Years

Year of Production	2016	2017	2018	2019	2020	2021	2022
DRAM ¹ / ₂ pitch "F" (nm)	22	20	18	16	14	13	11
Cell size factor "a" [A]	8	8	8	8	8	8	8
Cell size (μm^2) [B]	0.0039	0.0032	0.0026	0.0020	0.0016	0.0014	0.0010
Trench structure	bottled						
Trench bottle circumference (nm) [C]	183	166	150	133	116	108	92
Trench etch depth (µm) [D]	3.0	2.8	2.6	2.4	2.3	2.2	2.1
Bottled trench depth (µm) [E]	2.5	2.3	2.1	1.9	1.8	1.7	1.6
Storage node size (μm^2) [F]	0.5	0.4	0.3	0.3	0.2	0.2	0.1
Trench surface area enhancement factor (HSG) [G]	1.0	1.0	1.0	1.0	1.0	1.0	1.0
Cell capacitance (fF) [H]	25.0	25.0	25.0	25.0	25.0	25.0	25.0
teq at Cs (nm) [I]	0.6	0.5	0.4	0.3	0.3	0.3	0.2
Trench top opening (nm) [J]	31	28	25	22	20	18	15
Trench etch aspect ratio [K]	97	100	103	107	117	121	136
Capacitor structure	Cup MIM						

Manufacturable solutions exist, and are being optimized Manufacturable solutions are known

Interim solutions are known

Manufacturable solutions are NOT known



Tables FEP6a and FEP6b の注釈:

[A] $a = (t / \nu t / \vec{x}) / F2$ (F equals DRAM half pitch)

[B]セルサイズ = a*F2

- [C] トレンチボトル 周囲長 = 4*(2.83 ridge)*F
- [D] トレンチエッチ深さ (um)
- [E] トレンチキャパシタのボトル部分深さ
- [F] ストレージノードのサイズ = (trench bottle circumference]*(bottled trench depth)
- [G] HSG によるストレージノードの面積増大

[H]セルの容量 = Cs

[I] teq = $3.9 \times E0 \times (\text{storage node surface area})/Cs$

[J] エッチング後のトレンチトップ開口サイズ

[K] トレンチエッチングのアスペクト比 = (trench etch depth)/(trench top opening)



不揮発性メモリ (フラッシュ)

Table FEP7 は、NOR とNAND フラッシュメモリの主な技術的要求をまとめている。最も重要な問題はセル領 域の縮小に関係している。(*PIDS の章*にある不揮発性メモリの技術的要求 Table を参照。)そして結果としては、 メモリセルを形成する上で重要となる 2 つの絶縁膜であるトンネル絶縁膜と Poly-Poly 間絶縁膜の膜厚を薄膜 化することであるが、一方でメモリセルの電荷保持特性や要求耐性を保証する必要がある。NAND フラッシュ では最適な最小加工寸法の定義は、メモリセルのハーフピッチである。Figure FEP8 の例に示すように、ビットラ インに対して平行にメモリセルの断面を見たとき、2 層目のポリシリコン(ワードライン)のハーフピッチである。



Figure FEP8 Minimum Feature Size of NAND Flash Memory

一方 NOR フラッシュでは、最小加工寸法の定義は各生産者間で用いているセル構造が異なるため簡単で はない。Figure FEP9の例で示すように、NOR フラッシュでは以下のような最小加工寸法の定義が用いられる。

- · 2 層目ポリシリコン(ワードライン)と平行に断面を見たときのメモリセルのハーフピッチ
- · ワードラインに沿った方向に見たときの1層目ポリシリコンの間隔
- 最小のコンタクトホールサイズ



Figure FEP9 Minimum Feature Size of NOR Flash Memory

トンネル酸化膜厚は、書き込み/消去特性向上のために薄膜化しなければならない。一方、Poly-Poly 間絶 縁膜厚の薄膜化は、制御ゲートと浮遊ゲート電圧間の比を適切にし、ほぼ一定値である容量カップリング比率 αgを維持するために重要である。カップリング比率は通常、Poly-Poly 間絶縁膜厚の薄膜化とトンネル酸化膜 厚と浮遊/制御ゲートカップリング面積を増加することで改善される。トンネル酸化膜厚をスケーリングすることは、 フラッシュメモリにとって主要な挑戦の一つであり、厚膜化するほど良好になる電荷保持特性と薄膜化するほど 特性向上する書き込み/消去特性を同時に保証しなければならない。

 α gに関して浮遊/制御ゲートカップリング面積の影響は、NOR と NAND フラッシュの両方で 45~40nm 技術世代から重大な問題として顕在化する。二つの隣り合った浮遊ゲート(Poly1)間スペースが小さくなると、現状の構造では、制御ゲート(Poly2)が Poly1 の縦側壁を覆うことができなくなる。Poly1 と Poly1 の縦側壁にある Poly2との電気的カップリングの不足は結果として α gの劣化となり、代償として Poly-Poly 間絶縁膜厚の薄膜化要求がさらに強くなる。この状況を Figure FEP10 に示す。



Figure FEP10 Flash Memory Interpoly Dielectric Thickness Scaling at 45 nm

現在の Poly-Poly 間絶縁膜の技術は、酸窒化膜を基にしており、積極的な等価酸化膜厚(EOT)減少は電荷保持特性を許容できないため、恐らく不可能と思われる。したがってこの段階で high-k 材料の導入が必要であろう。代わりに制御ゲートに対して、高いカップリング面積を維持する新しい浮遊ゲート構造やポリシリコンとは異なる電荷保持材料が潜在的な解決策となる。この観点から 45~40nm 技術世代は、従来構造とメモリセル構造の変革による新しい解決策の両面で転機となるであろう。

フラッシュメモリの別の挑戦は、STI 形成の微細化にある。X 方向(ワードライン方向 Figure FEP9)の微細化の継続のためには、STI トレンチの深さを継続した場合のトレンチアスペクト比の増加に伴い、STI 酸化膜の埋め込みが課題となる。(Figure FEP11、FEP12)フラッシュメモリにおけるそれらの課題の概要と解決策の可能性を Figure FEP13 に示す。





アスペクト比は B/A で定義される、深さはシリコン内のトレンチ深さとシリコン表面からの積層堆積層の高さの両方を含んでいる。 要素 A は最小加工寸法に基づき、 要素 B は素子分離構造の種類に依存する。



Figure FEP12 Evolution of the STI Aspect Ratio for Flash Memories with the Minimum Feature Size

高アスペクト比のトレンチに対する分離酸化膜の埋め込みという重要な課題に直面している。分離の形成に 関する追加的な課題として、STI形成におけるサーマルバジェット全体の問題があげられる。Chip内で異なる (メモリアレイ対 I/O回路) STIトレンチ構造の両立が、とりわけセルフアライン STI構造において課題とされている。

Table FEP7



Year of Production	2007	2008	2009	2010	2011	2012	2013	2014	2015	2016	2017
NAND Flash poly ½ Pitch (nm) [A]	51	45	40	36	32	28	25	22	20	19	18
NOR Flash –F (nm) [A]	65	57	50	45	40	35	32	28	25	22	20
Flash NOR tunnel oxide thickness (EOT-nm) [B]	8.5-9.5	8.5-9.5	8.5-9.5	8-9	8-9	8-9	7-8	7–8	7–8	7–8	7–8
Flash NOR tunnel dielectric material [C]	Oxide	Oxide	Oxide	Oxide	Oxide	Oxide	Ох / High-к	Ох / High-к	Ох / High-к	Ox / High-к	Ox / High-к
Flash NAND tunnel oxide thickness (EOT-nm) [B]	7-8	7-8	6–7	6–7	6–7	6–7	6–7	6–7	6–7	6–7	6–7
Flash program/erase window minimum DVT SLC/MLC (V) [D]	1.5/2.4	1.5/2.4	1.5/2.4	1.5/2.4	1.5/2.4	1.5/2.4	1.5/2.4	1.5/2.4	1.5/2.4	1.5/2.4	1.5/2.4
Flash erase/program time degradation t_{max}/t_0 at constant V [E]	<2	<2	<2	<2	<2	<2	<2	<2	<2	<2	<2
Flash NOR interpoly dielectric thickness (EOT-nm) [F]	13–15	13–15	13–15	♦ 6–1 3	◆ 6–1 3	♦ 6–1 3	4-6	4–6	4–6	3–5	3–5
Flash NAND interpoly dielectric thickness (EOT-nm) [F]	10–13	10–13	♦ 5–1 2	♦ 5–1 2	4–6	4–6	4–6	3–5	3–5	3–5	3–5
Flash NAND Interpoly Dielectric Material [G]	ONO	ONO	ONO/ High-к	ONO/ High-к	High-к	High-к	High-к	High-к	High-к	High-к	High-к
Flash interpoly dielectric thickness control EOT (% 3s) [H]	<±5	<±5	<±5	<±5	<±5	<±5	<±5	<±5	<±5	<±5	<±5
Flash interpoly dielectric T_{max} of formation t >5'/<5' (°C) [1]	750/900	750/900	750/900	650/800	650/800	650/800	600/700	600/700	600/700	600/700	600/700
Flash interpoly dielectric conformality on floating gate EOT _{min} /EOT _{max} [J]	>0.98	>0.98	>0.98	>0.98	>0.98	>0.98	>0.98	>0.98	>0.98	>0.98	>0.98
<i>Tunnel / Interpoly max leakage current (A)</i> <i>at 2 V for 10 years data retention [K]</i>	5 E-25	5 E-25	5 E-25	2.50E-25	2.50E-25	2.50E-25	1.30E-25	1.30E-25	1.30E-25	6.00E-26	6.00E-26
Flash NAND STI Filling Aspect Ratio(min-max) [L]	6.3-7.9	<mark>6.8-8.8</mark>	7.5-9.9	8.1-10.9	9-12.3	10-14.1	11.5-16.4	12.4-17.9	12.9-18.8	13.5-19.8	14.2-21.0
Flash NAND STI Filling Technology [M]	HDP/CVD	HDP/SOD	HDP/SOD	HDP/SOD	SOD	SOD	SOD	SOD	SOD	SOD	SOD
Flash NOR STI Filling Aspect Ratio(min-max) [L]	3.6-4.3	3.9-4.9	4.3-5.6	4.6-6.2	5.0-7.0	5.4-7.8	5.8-8.7	6.5-10.0	7.3-11.6	7.8-12.7	8.1-13.4

Manufacturable solutions exist, and are being optimized

Manufacturable solutions are known

Interim solutions are known

Manufacturable solutions are NOT known

TableFEP7 に対する注釈

[A]過去においてフラッシュデバイスは、CMOS に比べて遅れ気味であったが、もはやその遅れは全くない、今では NAND フラッシュは 微細化の突進を先導している。この値がセル設計で用いられる F 値を規定している。

[B] トンネル酸化膜は、リテンションの問題を引き起こさないように十分厚い厚さで、消去/書き込みを容易に行うことができるほど十分に 薄い膜厚である。トンネル酸化膜が 7nm 以下でリテンションに対する基本的な問題を引き起こすであろう。

[C] シリコン酸化膜と high-k 材料の組み合わせは、将来に継続されるトンネル酸化膜の薄膜化と、メモリデバイスの電化保持特性の保証の要求による。

[D] 単一セル/多値セル(SLC/MLC)に対するプログラム電圧分布の最小値と消去電圧分布の最大値との間隔。

[E] 消去/プログラム電圧補正を考慮せずに、書き込み/消去を規定回数の最大回行った後のプログラム時間の劣化。

[F]Poly-Poly 間絶縁膜はリテンションを保証するのに十分な厚さで、セルのカップリング比をほぼ一定に保つよう十分に薄い膜厚でなければならない。リテンションが Poly-Poly 間絶縁膜をスケーリングする上での主要問題である。

[G] high-k インターポリは、インターポリの EOT を低減し、リテンション特性を損なうことなくカップリング比を維持することができる。

[H]正確なカップリング比とリテンション特性に必要な最小膜厚を保証できる膜厚制御性。

[1] トンネル酸化膜とデバイス劣化を起こさない、長時間(5分以上)、短時間(5分以内)の熱処理の最大温度。

[J]均一なステップカバレッジはリテンション特性を保証するために重要であり、特に浮遊ゲート側壁が電気的に制御ゲートで結合されると、カップリング比を高められる。

[K]10 年間データリテンションを保証するためのトンネル絶縁膜と Poly-Poly 間絶縁膜を流れる最大リーク電流。セルをプログラムすると き浮遊ゲートを-2V とし、全容量は技術世代ごとに半分になることを考慮して計算している。20 年のデータ保持特性を保証する場合は、 リーク電流の目標値は表中の値の 50%となる。

[L]埋め込むトレンチの高さと長さの比。最小値は、ドレインシリサイドのない通常のNOR、最大値は通常のNANDである。トレンチの高

さは、シリコン上の積層膜の高さとシリコントレンチの深さ含む。現実の縦方向寸法は文献値 17,18 に基づいている、そして将来のトレンドは、動作電圧がスケーリングされる NOR では全体的な縮小に、動作電圧のスケーリングの難しい NAND ではシリコントレンチの縮小が行われないことに基づいている。トレンチの長さは技術世代の最小加工寸法である。

[M]SOD(スピンオン絶縁膜)技術は非常にアスペクト比の高いトレンチに必要である。



Figure FEP13 Flash Non-Volatile Memory Floating Gate Potential Solutions

チャージ トラッピング フラッシュ メモリ テクノロジー

NOR フラッシュ、NAND フラッシュ双方の、微細化の継続のためには、伝統的なフローティングゲート技術 に代わる新しい技術の開発が必要である。一般的に、NAND フラッシュセルに比べて、NOR フラッシュセルの 方が、微細化に対する課題がより多いと考えられる。しかしながら、NAND フラッシュ、NOR フラッシュともに主 としてマルチレベルセルのクロストーク効果の影響を受ける。その上、NAND フラッシュ、NOR フラッシュともに、 ワードライン方向でのフローティングゲート上の ONO (Oxide-Nitride-Oxide) 絶縁膜の膜厚によるpoly-poly 間の 微細化の限界に直面している。チャージ トラッピング メモリ テクノロジーは、シリコン窒化膜もしくは high-k 絶 縁膜中に蓄えられたチャージを原理として、前述の課題を解決することが可能となる技術である。 チャージ トラッピング技術による主なアドバンテージは

- · フローティングゲート間の干渉の抑制。
- ・ 高スケーラビリティー(FinFET 構造で適用可能)。
- 混載メモリアプリケーションのインテグレーションが容易。
- ・ トンネル酸化膜の局所的な欠陥による影響の軽減。
- ・ 消去ばらつきに有利。

チャージ トラッピング技術に対する共通の認識された挑戦は

- ・ ゲートと窒化膜のカップリングレシオが低い。
- ・ トラッピング材料とゲート間に high-k ブロッキングレイヤーが必須である。
- ・ 高ワークファンクションのゲート電極:例えばメタルゲートでは消去のために適した電圧ある。
- ・ サイクリング後のデータ保持特性は絶縁膜中のチャージの分布による。

それらの挑戦に対する開発の結果、トラッピング材料と high-k ブロッキングレイヤーとメタルゲート電極の課題を含めた幾つかの主要な技術課題は明らかにされ、チャージトラッピング技術は量産化前の段階へと移行しつつある。

相変化メモリ(PCM: Phase Change Memory)

相変化メモリ(PCM)技術は、カルコゲナイド合金の基本的な特性に基づいているので、標準 CMOS プロセスへの材料インテグレーションが重大な挑戦となる。²⁸すでに非常に強く実証されている単一セル概念だけでなく、非常に高密度な不揮発性メモリの製造力、ここでは数億以上のセル動作実証されているかでのみ確立された技術であるとみなすことができる。

カルコゲナイド合金の電気的、輸送特性を考慮して、結晶質か非晶質かのどちらであるか、簡潔な機能配 列では PCM セルは、可変抵抗器(ヒーターとカルコゲナイド材料-データストレージと呼ばれる)と選択デバイス (トランジスタ)で形成される。

Figure FEP14、FEP15、FEP16 に、相変化を引き起こす基本的コンセプトの説明と要求される特性を示す。 成される。したがって、基本的な PCM セルは、1T/1R 構造となる。アプリケーションとプロセス構築戦略に依存 して、トランジスタとデータ保存の形式は異なる。高密度メモリでは、より簡潔なセルレイアウトは pnp バイポーラ トランジスタに対する縦のインテグレーションを通じて実現される。^{29 30}一方、組み込みメモリでは、トランジスタ はnチャネル MOS であり、ここでのより大きなセルサイズは、最小プロセスコスト増分となる標準 CMOS によっ て釣り合いをとる。

 ²⁸ カルコゲナイドはVI族元素に基づいた合金であり、アモルファスと単結晶の両方とも室温で安定である興味深い特性を有する。特に もっとも将来有望であるのはGeSbTe合金であり、しばしばGSTとして引用される(GeTeとSb2Te3との間である)擬似2成分組成である。
 ²⁹ S.Lai and T.Lowrey, "OUM – A 180nm NVM cell element technology for stand alone and embedded applications", IEDM Tech. Dig., 2001.

³⁰ F. Pellizzer et al., "Novel utrench Phase-Change Memory Cell for Embedded and Stand-Alone Non-Volatile Memory Applications," Symp. on VLSI Tech., pp. 18-19, 2004.



Figure FEP14 Amorphous / Poly-crystal Phases of a Chalcogenide Alloy, usually Ge₂Sb₂Te₅ (GST)



Figure FEP15 Resistance Change of GST



Figure FEP16 Set/Reset Thermal Cycles to Change the Crystal Phase of the GST Material and to Write/Erase the PCM

データ保存に対するインテグレーションは、CMOS プロセスのフロントエンドとバックエンドとの間で形成され る。「単純な」可変抵抗器(すなわちヒーター)とカルコゲナイド系の形成方法は異なるであろう。その選択は、 プロセスの複雑さ、現状の性能、熱特性、スケーリングの可能性に対する基本的な理解にある。31一つの可能 性として報告されているアプローチは、平面カルコゲナイドに対するサブリソコンタクトヒーターやコンタクトとカ ルコゲナイドに限定してリセスした修正版を利用し、耐熱性を改良し、リセット電流を減少させる。32 33完全に異 なるアプローチは薄い縦の半金属ヒーターとカルコゲナイドを成膜した「マイクロトレンチ」と呼ばれる溝の交差

³¹ A. Pirovano et al., "Scaling analysis of phase-change memory technology", IEDM Tech. Dig., p.699-702, 2003.

 ³² S.J.Ahn et al., "Highly manufacturable high density Phase Change Memeory of 64Mb and beyond", 2004 IEDM, 37.3, pp. 911-914.
 ³³ S.J.Ahn et al., "Highly reliable 50nm contact cell technology for 256Mb PRAM", Dig. of 2005 Symp. on VLSI Tech., p.98, 2005.

によってヒーターとカルコゲナイドとの間の接触面積を定義する。マイクロトレンチ²⁹はサブリソ技術やヒーター 膜厚によつて定義できるので、セル性能は結果として、未だに良い寸法管理を維持できているコンタクト面積 を調整することで最適化することができる。

PCM コンセプトの高い可能性と、良好なインテグレーションが成し遂げられているにもかかわらず、実用的 な挑戦に取り掛かることが必要である。^{34 35}とりわけ、カルコゲナイド合金を使った PCM セル構造のインテグレーション、先端 CMOS 技術との両立、PCM 技術の特色を劣化させることなくプログラム電流を減少することに多 大な努力が注がれている。インテグレーションが容易な PCM セルとして柱状構造が成されている、しかし結果 的に書き込み電流が少々大きい、そこで、選ばれたデバイスとして、全体の低消費電力として追加の制約をとっている。PCM デバイスの書き込み電流を低減させるために、カルコゲナイド合金をトレンチの中²⁹³³、コンタク ト領域³⁶、もしくはコンタクトホールに閉じ込める³⁷等、幾つかの手法が提案されている。主なアイデアは、カル コゲナイド材料が2つの相の間を変化する、最大限の電流をセルのアクティブ領域に直接印加するものである。 実際、コンタクトホールにカルコゲナイド材料を埋め込み、完全に閉じ込めた構造を用いると、書き込み電流が 50%低減されることが評価されている。とじこめ構造のすぐれた特性は、マイクロトレンチ PCM セル構造におい て、書き込み電流が 180mm 世代で 450uA、90nm で 350 µ A を成し遂げることが実証された。²⁹³³ 50mm コンタ クトでの書き込み電流 260uA は、完全に閉じ込めた構造をカルコゲナイドの CVD 堆積により達成した。³⁶ それ らの能率的な PCM セル構造の製作の結果は、非常に高アスペクト比の閉じ込め構造を要求することになる。 カルコゲナイド材料の継続的な開発は、セル構造の発展の支えを期待する。

大きなアレイ製品の信頼を支えるには、PCM 技術は非常に少ない欠陥密度で製品の寿命の間データを保持することが必要である。データ保持は、結晶の運動の制御された、材料の非晶質相の抵抗の喪失により制限される。GST のリセットセルにおける、先んじたデータ保持結果では85℃で10年以上を得ており、通常の不揮発性メモリの適用には十分である。^{38 39} この値は、民生品向けには申し分ない。しかし、高温での動作(たとえば自動車アプリケーション)の要求には適合していない。最大保持温度の改善が必要である。この改善は主に違うカルコゲナイド合金か材料によるであろう。

PCM 技術の魅力ある特徴の一つは、書き込みと消去が繰り返された時に優れた書き換え回数が予想され ることである。幾つかの論文では、書き換え回数は 10⁷から 10¹²回と報告されている。そのような印象的な結果 は、カルコゲナイド合金の本質的な耐性と同じくらい、材料に囲まれた PCM セルの安定性が優れていることに よる。その中で、熱電極はセルの中でも 600℃以上の高温と 1A/μm²を超える電流密度の過酷なストレスを受 けるの部分である。ヒーター材料の最も重要な電気的特性は、書き換え仕様回数の間、安定している要求に対 してサイクリングの間、電気抵抗を維持することである。最大の抵抗値の変化は、PCM セルの熱要素の主な電 気特性のガイドライン、保証できる要求、電流値、書き換え回数の要求に対する PCM セルのロジックの状態を 与えるものである。

熱抵抗の安定性の要求値は、最大リセット電流密度の仕様に密接に関係する。すでに報告されているよう に、単純な等方的な微細化の仮定では、リセット電流密度は微細化ファクターに比例して増加すると考えられ る、予測的なロードマップではより積極的なトレンドが期待される。³⁰この増加による好ましくない効果は、ヒー ター材料とカルコゲナイドとヒーターの界面に対するより積極的なストレス条件、電流密度の要求の遅い増加に 直面することになる。安定性の要求を維持したうえ、ヒーター抵抗の増加のなかで、PCM デバイスの微細化の

³⁴ F. Pellizzer et al., "A 90nm Phase-Change Memory Technology for Stand-Alone Non-Volatile Memory Applications", Symp. on VLSI Tech., pp. 122-123, 2006.

³⁵ S. Kang et al., "A 0.1 m 1.8V 256Mb 66MHz Synchronous Burst PRAM", ISSCC Tech. Dig., pp. 140-141, 2006.

³⁶ Y. N. Hwang et al., "Writing Current Reduction for High-density Phase-change RAM", IEDM Tech. Dig., 2003

³⁷ J. I. Lee et al., "Highly Scalable Phase Change Memory with CVD GeSbTe for sub 50nm Generation", Symp. on VLSI Tech., pp. 102-103, 2007.

³⁸ K. Kim and S.-J. Ahn, "Reliability investigations for manufacturable high density PRAM," in Proc. IRPS, pp. 157-162, 2005.

³⁹ A. Pirovano et al., "Reliability study of Phase-Change Nonvolatile Memories," IEEE TDMR 4 (3) 2004.

要求を成し遂げるには、よりすぐれた熱効率が注視されている。PCM 技術の微細化ロードマップは、書き換え 回数の要求と要求仕様のトレードオフを克服できる熱電極材料の開発要求に直面している。

Table FEP8a Phase Change Memory (PCM) Technology Requirements—Near-term Years

2	1	1	<i>.</i> .		U			1	
Year of Production	2007	2008	2009	2010	2011	2012	2013	2014	2015
PCM 1/2 Pitch (nm) (contacted)	65	57	50	45	40	35	32	28	25
Phase change material min. conformality (%) [A]	30	60	70	70	90	90	90	90	90
PCRAM phase change material minimum operating temperature (°C) [B]	85	100	100	100	125	125	125	125	125
Heater max resistivity change during reset cycle and after 1E12 cycles (%)	5	5	5	2	2	2	1	1	1
Maximum Reset Current Density (A/µm ²)	0.3-0.8	0.3-0.8	0.3-0.8	0.4-1.0	0.4-1.0	0.4-1.0	0.5-1.3	0.5-1.3	0.5-1.3

Grey cells indicate the requirements projected for years before it reaches volume production.

Table FEP8b Phase Change Memory (PCM) Technology Requirements—Long-term Years

Year of Production	2016	2017	2018	2019	2020	2021	2022
PCM ¹ / ₂ Pitch (nm) (contacted)	22	20	18	16	14	12	10
Phase change material min. conformality (%) [A]	90	90	90	90	90	90	90
PCRAM phase change material minimum operating temperature (°C) [B]	125	125	125	125	125	125	125
Heater max resistivity change during reset cycle and after 1E12 cycles (%)	1	1	1	1	1	1	1
Maximum Reset Current Density (A/µm ²)	0.5-1.3	0.5-1.3	0.5-1.3	0.5-1.3	0.5-1.3	0.5-1.3	0,5-1.3

Manufacturable solutions exist, and are being optimized Manufacturable solutions are known

Interim solutions are known

Manufacturable solutions are NOT known



TableFEP8a とb に対する注釈

[A] マイクロトレンチ PCM の層変化材料の一致性の要求は、動作電流と形成技術による。2933 35 36 40 41 42 43

[B] PCM の動作温度は、最低 10 年のデータ保持特性の保証から決められる。3141 44

[C] ヒーターの最大抵抗変化は、PIDS の Table "Non-volatile Memory Technology Requirements"にある書き込み/消去-書き換え回数の 仕様から決められる。3031 45

[D] 最大電流密度の要求は、PCM セルのリセット(結晶性が非晶質状態からの)で決められる。電流密度は PCM セルの信頼性である 書き換え回数に影響すると考えられる。報告の値は PIDS の Table "Non-volatile Memory Technology Requirements"の書き換え回数の 仕様に合うように意図されている。3044

強誘電体メモリ(FERAM: FERROELECTRIC RANDOM ACCESS MEMORY)

FeRAM(FRAM とも略記する)は ITRS2001 に新たに付け加えられたもので、FEP および PIDS、両テクノロ ジワーキンググループの協力による成果である。FeRAM 性能への要求値は Table FEP9a と FEP9b にあるとお りであり、これは 2007 年に行った FeRAM 製造メーカへの調査に基づき改訂された。

歴史的には、FeRAM は半導体メモリよりもっと早く提案されている。46 しかしながら、強誘電体膜の信頼性

⁴⁰ Y.H.Ha et al., "An edge Contact Type Cell for Phase Change RAM Featuring Very Low Power Consumption", VLSI Symp. 2003.

⁴¹ B. J. Choi et al., "Cyclic PECVD of Ge2Sb2Te5 Films Using Metallorganic Sources", J. of the Electrochemical Society, 154, 2007.

⁴² R.-Y. Kim et al., "Structural properties of Ge2Sb2Te5 thin films by metal organic chemical vapor deposition for phase change memory applications", Appl. Phys. Lett., 89, 102107, 2006.

J. Lee et al., "GeSbTe deposition for the PRAM application", Applied Surface Science, 2006.

⁴⁴ A. L. Lacaita et al., "Electrothermal and Phase Change Dynamics in Chalcogenide-Based Materials", 2004 IEDM, 37.3, pp. 911-914.

⁴⁵ S. Lai, "Current Status of Phase Change Memory and Its Future", 2003 IEDM, pp. 255-258.

⁴⁶ J. L. Moll and Y. Tarui, IEEE Trans. Electron Devices, ED10, 338, 1963.

に制限があり、キャパシタ形成が難しいため、現時点ではメモリ容量は汎用 DRAM の 1000 分の 1 程度でしか ない。これら技術的困難さに加え、「キラー・アプリケーション」が欠如しているので、商用生産は進んでいない。 FeRAM は、たゆまなく行われている強誘電膜等の材料開発に大きく依存するので、ここでの予測はどうしても ある程度推測的にならざるを得ない。それでもなお、技術の方向性と解決されるべき課題に関する戦略的な概 観を示すため、このロードマップは 2007 年から 2022 年までを取り扱っている。

量産に基づいたロードマップ作成

2001 年 FeRAM ロードマップが示されて以来、2001-2006 年の FeRAM への要求指標値は学会発表に基づ くものであった。FeRAM に対する市場での正確な要求が不明であったためである。その結果、学会での報告 内容と量産品デバイス性能の間に大きな乖離が生じていた。これを解消するため 2007 年度版の仕様値は、3 つの異なる尺度での定義を行った。第一の規準は FeRAM 製造メーカのホームページにある仕様である。第 二の規準は製造メーカへの調査である。第三 の規準は DRAM で確立された慣例を用い、ロードマップ中の テクノロジのレベルは、少なくとも月産 10,000 チップの製造を行った先行 2 社に基づくというものである。

MIXED SINNAL 製品と加工寸法

これまで述べたように、FeRAM テクノロジの進展は、Flash や DRAM のような先端メモリに対して沈滞している。この乖離が存在しているが、FeRAM 製造メーカは Table FEP9a に示すように、0.13um テクノロジでの先端 CMOS とメタル 1 層ハーフピッチが 0.18um テクノロジの FeRAM を使ったデバイスを開発した。先端 CMOS と デザインルールを緩和した FeRAM の組み合わせにより FeRAM アプリケーションが増えることが期待されて いる。Table FEP9a には DRAM と同じ基準を使っている 2007 年の商品のために、0.13um テクノロジ世代での 加工 寸法を示している。加工 寸法は 3 年毎に 0.7 倍になると予想しているが、この値は、他の確立されたメモリ と比較して、ゆっくりとしたペースで進んでいる。

セルサイズ

現在の主流のセル構造は1トランジスタ-1キャパシタ(1T-1C)型である。これは安定なデータの読み出しを 保証するために必要であった2T-2C型セルから置き換わった。しかしながら、どちらのセル構造ともにデバイス 用途に応じて用いることが可能である。キャパシタ構造に関しては、平面キャパシタ型からスタック型構造に変 更された結果、セルが小さくなった。通常のスタック型から3次元(3D)型のキャパシタへの変更の時期は強誘 電体材料に依存するが、おおよそ2016年に出現すると予想される。キャパシタ構造の違いについては Table FEP9aと FEP9bのところに図示してある。上述したセル構造とキャパシタ構造の変更によりセルファクターは 2013-2015年に16となり、その後も微細化が進んでいく予定である。

強誘電体材料の選択肢

現在数種類の強誘電体材料が評価されているが、現時点では決定的な材料ははっきりしない。⁴⁷ 現時点 で優劣を争っている材料は 2 つある。PZT、即ち Pb(Zr,Ti)O₃ と SBT、即ち SrBi₂Ta₂O₉ である。SBT は Pt の 下部電極を用いた場合優れたファティーグ・フリー特性を示し、抗電界 (Ec)も小さいので低電圧動作に向いて いる。(ファティーグとはメモリキャパシタで繰り返しデータ書き換えをすると、分極が反転しづらくなることと定義 される)。PZT は単位面積あたりのスイッチング電荷 Qsw が大きく、3D 型を採用せずにさらなるスケーリングを 行う際に重要となる。どちらの材料ともにデバイス形成のプロセスインテグレーションにより劣化する可能性があ り、このことがデバイス開発の妨げとなっている。

PZT 膜と SBT 膜の最も重要な課題は、水素拡散⁴⁸ と酸素欠損に起因するとされている膜質の劣化を抑制 すること、安定したデータの読み書きを達成すること、それにデータ保持である。FeRAM を混載する場合にも プロセスの改善が必要である。強誘電体膜を結晶化するための高温酸素アニール後に、高温アニールや膜

⁴⁷ D. J. Wouters, 28, International Conference on Solid State Devices and Materials, 2003.

⁴⁸ J. S. Cross, Y. Horii, N. Mizuta, S. Watanabe and T. Eshita, Jpn. J. Appl. Phys. 41 (2002) 698.

への水素侵入を避けることが重要である。たとえば、AlOx や TiN が水素バリア層として用いられる。また、IrO2 や SrRuO3(SRO)のような導電性酸化物は、強誘電体膜質が改善されるため、しばしば PZT のキャパシタ電極材料として用いられる。

物理的蒸着(PVD)や Sol-Gel 法を含む化学溶液法(CSD)は、誘電体膜作成に現在もっともよく使用されて いる製法である。しかしながら、スケーリングを継続して行くには、Table FEP17 の記載にある様に、MOCVD 等 のもっとステップカバレッジの良い製法に移行していく必要がある。以前に報告された MOCVD を用いた研究 によれば、(111) 配向の PZT 膜はスイッチング電荷を大きくするのに極めて有効であると報告されている。⁴⁹ キャパシタ電極は、エッチングにより発生した揮発性の副生成物と反応しないため、キャパシタ電極のエッチン グにおいては、RIE による挑戦が残されている。そのためスパッタによる加工が広く用いられているが、CD (Critical Dimension)の制御に限界があり、スケーリングが難しくなる。キャパシタの側壁角度を改善するための 高温エッチング技術は、この問題を克服するために開発された。⁴⁸

PZTとSBTは、しばしばそれらの電気特性を改善するために不純物を入れて用いられる。たとえばPZTに対しLa、SBTに対しNbである。その目的は、リーク電流の抑制、エンデュランスまたはインプリント特性の改善、後工程による膜質劣化抑制等の膜質の向上である。PZTとSBTに加わる、有望な新材料の一つはBLT、または (Bi,La)₄Ti₃O₁₂である。⁵⁰ その特性は先行する 2 つの材料の中間である。⁴⁵ さらに BiFeO₃(BFO) が新しい 候補の材料として注目を集めている。BFO は 150uC/cm²以上の巨大な強誘電体分極をもつ。⁵¹ BFO は大きな分極率を示すが、それより高いスイッチング電圧を必要とし、そのため膜については、低電圧動作に適応する ために、より薄膜化で、もしくはふさわしいドープの必要性があることを意味している。どの膜の特性も近年の努力で向上して来ているので、膜の選択よりも、その膜を使いこなす方が重要であると思われる。

最小スイッチング電荷の見積り

最小スイッチング電荷は次のようにして見積もった。FeRAM のセンスアンプは基本的に DRAM と同じと仮定し、ITRS 1999 の DRAM のデータを用いてビット線の信号電圧を計算した。ITRS 1999 のデータはキャパシタンス Cs が技術世代に関わらず 25fF/cell のまま一定で、ビット線容量が 0.18 μ m 世代時に 320fF である。このデータとさらにビット線容量が F²³ (ここで F は最小寸法である⁵²)に比例すると仮定することにより、 Vbitline の計算が可能となる。 $\Delta V_{\text{bitline}}$ は約 140mV であり、この値が技術世代に関わらずセンスアンプ回路には必要と仮定する。 $\Delta V_{\text{bitline}}$ (140mV)と C_{bitline}を掛け合わせることにより最小スイッチング電荷が得られる。

以上で求められた最小スイッチング電荷を強誘電膜の単位面積あたりのスイッチング電荷QSW(30 µ C/cm² と仮定)で割ることにより、必要なキャパシタ面積が得られる。この面積がキャパシタの投影面積より大きい場合 は、3 次元(3D)のキャパシタが適用されることになる。この議論から 3D キャパシタは 2016 年までに必要とな る。

Table FEP9a と FEP9b に示す FeRAM に関する予測は、以上の仮定と計算に基づいている。「赤い壁」は 早い項目では 2016 年に現れる、これらの壁をうち破るには、後工程による劣化の少ない高信頼性の強誘電体 材料を開発することが最も重要である。

⁴⁹ Y. Horii, Y. Hikosaka, A. Itoh, K. Matsuura, M. Kurasawa, G. Komuro, K. Maruyama, T. Eshita and S. Kashiwagi, 539, IEDM, 2002.

⁵⁰ B. H. Park, B. S. Kang, S.D. Bu, T. W. Noh, J. Lee, and W. Jo, 682, Nature, 1999.

⁵¹ K. Y. Yun, D. Ricinschi, T. Kanashima, M. Noda and M. Okuyama, Jpn. J. Appl. Phys. 43(2004)L647.

⁵² A. Nitayama, Y. Kohyama, and K. Hieda, 355, IEDM, 1998.

エンデュランス

SRAM や DRAM のような他の RAM を置き換えるには、読み書きの繰り返しに対するエンデュランスが 10¹⁵ 回は必要である。この値を確認するために、物理的なモデルによる加速テストに基づいた実用的な時間内での標準的なテスト方法が必要とされている。エンデュランス試験による強誘電体キャパシタ単体での劣化についてのいくつかのモデルは文献中にみられるが、後工程を経た後のキャパシタを用いた劣化についての報告はほとんどない。

近年 FeRAM はその高速性と耐久性により EEPROM や FLASH メモリの置き換えとして、IC カードや個人 認証用に使われだしている。セキュリティ用途は FeRAM 市場の大きな可能性を秘めている。

フラッシュメモリのメモリ容量が劇的に増加し、今では汎用 DRAM とほぼ等しいか、あるいは凌駕するようになったという事実には勇気づけられるが、これは大容量の不揮発性メモリに対する市場の要求があったから起こったことである。FeRAM もこの要求を満たす可能性があり、結果的に「もう一つのフラッシュ」となり得る。世界の研究者が FeRAM 開発に奮闘されることを大いに期待したい。

Year of Production	2007	2008	2009	2010	2011	2012	2013	2014	2015
FeRAM technology – $F(nm)[A]$	180	180	180	150	150	150	130	130	130
FeRAM cell size – area factor a in multiples of F2 [B]	22	22	22	20	20	20	16	16	16
FeRAM cell size (μm^2) [C]	0.713	0.713	0.713	0.450	0.450	0.450	0.270	0.270	0.270
FeRAM cell structure [D]	2T2C	1T1C							
FeRAM capacitor structure [E]	stack								
FeRAM capacitor footprint (μm^2) [F]	0.330	0.330	0.330	0.199	0.199	0.199	0.106	0.106	0.106
FeRAM capacitor active area (μm^2) [G]	0.330	0.330	0.330	0.199	0.199	0.199	0.106	0.106	0.106
FeRAM cap active area/footprint ratio	1.00	1.00	1.00	1.00	1.00	1.00	1.00	1.00	1.00
Ferro capacitor voltage (V) [I]	1.50	1.50	1.50	1.20	1.20	1.20	1.20	1.20	1.20
FeRAM minimum switching charge density $(\mu C/cm^2)$ [J]	13.5	13.5	13.5	19.9	19.9	19.9	34.0	34.0	34.0
FeRAM endurance (read/write cycles) [K]	1.0E+14	1E+14	1E+14	1E+14	1E+14	1E+14	1E+15	1E+15	1E+15
FeRAM nonvolatile data retention (years) [L]	10 Years								

 Table FEP9a
 FeRAM Technology Requirements—Near-term Years

Table FEP9bFeRAM Technology Requirements—Long-term Years												
Year of Production	2016	2017	2018	2019	2020	2021	2022					
FeRAM technology $-F(nm)$ [A]	90	90	90	65	65	65	65					
FeRAM cell size – area factor a in multiples of F2 [B]	14	14	14	12	12	12	12					
FeRAM cell size (μm^2) [C]	0.113	0.113	0.113	0.051	0.051	0.051	0.051					
FeRAM cell structure [D]	1T1C											
FeRAM capacitor structure [E]	3D											
FeRAM capacitor footprint (μm^2) [F]	0.041	0.041	0.041	0.016	0.016	0.016	0.016					
FeRAM capacitor active area (μm^2) [G]	0.100	0.100	0.100	0.069	0.069	0.069	0.069					
FeRAM cap active area/footprint ratio	2.46	2.46	2.46	4.25	4.25	4.25	4.25					
Ferro capacitor voltage (V) [I]	1.00	1.00	1.00	0.70	0.70	0.70	0.70					
FeRAM minimum switching charge density (μ C/cm ²) [J]	30	30	30	30	30	30	30					
FeRAM endurance (read/write cycles) [K]	>1.0E16											
FeRAM nonvolatile data retention (years) [L]	10 Years											

Manufacturable solutions exist, and are being optimized Manufacturable solutions are known Interim solutions are known Manufacturable solutions are NOT known

Table FEP 9a と 9b に対する注釈

[A] 最小寸法「F」は、現在量産中の寸法で定義される。

[B] セルサイズ= $a x F^2$

[C] {(セルサイズ) 1/2- (キャパシタースペース)}²と仮定。ここでキャパシタースペース =1.5*F_o

[D] セル構造に加え、セル配置も研究されている。例) Chain-FeRAM

[E] スタック構造、3D 構造の右図参照

[F] 3D はペデスタル構造を仮定した。

[G] 3D キャパシタの場合は1を超える。それ以外は1である。

[I] Vop=動作電圧。低電圧動作が課題。2003年の松下の 0.18 µm のサンプル(SBT)では1.1V である。

[J] はじめに1セル当りの最小スイッチング電荷量を/Vbitline*Cbitline で計算。ここでは/Vbitline=140 mV Cbitline =F²³ DRAMと 同じと仮定。スタック構造の場合、この値をキャパシタ面積で除算し、最小スイッチング電荷量密度を計算。

3D構造の場合は30とする。

[K] 100 MHz*10years=3E+16。SRAM や DRAM と競合するためには 1E15 回のエンデュランスが必要。

[L] 用途に依存する。85℃ は IC カードのスペックから。

インターフォーカス ITWG の議論

フロントエンドプロセスは他のフォーカス ITWG と多くの課題と依存状態を共有している。これらの主なもの は、PIDS と(ある程度)設計 ITWG とともに共有する、ゲート EOT とリーク要求を取り巻く課題である。これらの ITWG との課題はほかにも、接合深さとシート抵抗の技術要求や代替デバイス構造によって促進される技術要 求を中心に議論を繰り広げている。これらの課題の解決は、一般的に妥協とトレードオフによって達成される。 FEP、PIDS、設計、リソグラフィ間の共同努力は、ゲート長のスケーリングのみでなく、ゲート長の CD 許容値に も集中している。ITRS2005 から全体の CD 許容値が 10%から 12%に緩和されたにもかかわらず、CD 制御は 課題のままである。この共同努力はまた、現状予測されるゲート長のスケーリング速さを評価・判断して、ITRS の将来版で調整を行うであろう。また、FinFET や他のマルチゲートトランジスタのような従来とは違った





MOSFET のデバイスパラメータの最適なトレードオフに関しては、PIDS とより多くの議論があると予想される。 他の技術交流には、異なる統計的な欠陥モデルを検証するための歩留向上 ITWG との議論が含まれる。最も 重要な技術交流は引き続き配線 ITWG とのものであり、そこでは FEP の表面処理チームメンバーが配線の表 面処理や洗浄の技術要求と解決策候補の開発に技術的な支援を行っている。

将来の新探求素子の影響

集積回路技術を縮小し続けるためには重大な技術課題を克服しなければならず、長期には、より急進的な デバイスを CMOS と統合して性能を高め続ける必要があるだろう。新探求素子(ERD)は記憶素子と論理素子 の両方を含んでおり、これらがまだ研究中である間に挑戦的な課題を克服して CMOS と統合しなければならな い。新探求記憶素子の多くと論理素子のいくつかは従来のチャージ状態の技術に基づいており、現在 FEP の ロードマップにあるプロセスモジュールを使用できるであろう。これらは一時的に脚光を浴びている。より長期 の新探求素子の多くは、新しいデバイス材料を使用して、新しいプロセスモジュールと統合の複雑さを取り込 むであろう。これらのデバイスは理論の域を出ないものであり、従来デバイスの流れを捉えるタイミングは定義 されなかった。詳細は ERD 章で議論されている。

新探求記憶素子

- 技術的に検討されたトンネル障壁
- 強誘電体 FET
- ヒューズ/アンチヒューズ
- イオンメモリ
- 電子効果
- ナノメカニカル
- 巨大分子
- 分子

新探求論理素子

- 強磁性体(磁気 QCA(Quantum Cellular Automata)を含む)
- FET イクステンション-1 次元構造
- FET イクステンションーチャネル・リプレースメント
- 共鳴トンネル
- 分子(電子 QCA を含む)
- 単一電子トランジスタ(SET)
- スピントランジスタ

これらのデバイスの中で、ナノ浮遊ゲート、SET および共鳴トンネルデバイス(RTD)は多くの現存するプロセスを使用することができるが、おそらく技術的に検討された絶縁膜を必要とするだろう。1 次元構造(ナノチューブ、ナノワイヤなど)は、直径と位置と方向を制御する新しいプロセスや新しいドーピングプロセスを必要とするだろう。ポリマーデバイスや分子デバイスは、CMOSと互換性のある低温プロセスと信頼性のあるコンタクトを必要とするだろう。他のデバイスは、CMOS プロセスと互換性のあるようにするために重大な仕事を必要とする急進的な材料を導入するだろう。

1 次元構造は、直径、構造、位置および方向を制御するために最適化された触媒と CVD プロセスを必要と する。また、1 次元構造に選択的にドーピングする新しいプロセスや低抵抗コンタクトを形成する新しいコンタク ト材料やプロセスを必要とするだろう。ナノワイヤは、ドーパントのイオン打ち込み量やエネルギーの極めて厳 しい制御を必要とし、また、新しい high-k ゲート絶縁膜が Si や SiGe や Ge の複数の方位が混在する表面を保 護するために必要となるだろう。カーボンナノチューブは現存しない新しいドーピングプロセスを必要とし、また、 新しいゲート絶縁膜とゲート電極がしきい値電圧を制御するために必要となるだろう。

絶縁抵抗相変化メモリや強誘電体 FET メモリは、新しい成膜能力や新しいエッチング、洗浄を必要とする急進的な新しい材料を導入するだろう。これらの材料は多くの場合、高温で成膜しなければならない複合金属酸化物であり、コンタクトの形成や集積化は挑戦的であるかもしれない。

伝統的にいくつかの RTD はIII-V 族半導体で作られており、CMOS との統合のため FEP に複雑な新しいプロセスと材料を導入する。最近の仕事はインテグレーションを必要とする SiGe でできたデバイスで実証されているが、多くの課題をとくに peak/valleyの I/V 比>5を実現するこれらの材料で克服しなければならない。更に、Si や SiGe ベース RTD の最もよい使い方は、別の複雑な材料とインテグレーションの課題をもたらす CMOS ゲートに統合することである。

スピントランジスタは急進的で新しい材料の CMOS への統合を必要とするだろう、そして、これは新しい成膜性能を必要とし、プロセスの複雑さをもたらすであろう。これらのデバイスは今のところ理論の域を出ないが、その中には GaMnAs や GeMn のほかに強磁性体材料から劇的な汚染の課題がある半導体へのスピン注入も含まれている。

新探求素子に対するプロセス複雑さのレベルは、新材料が使われ、CMOS プラットフォームに統合されるに 従って増加し続けるだろう。これは新しい成膜、エッチング、洗浄プロセスおよび新しいバリア層とコンタクト技 術の開発を必要とするだろう。

クロスカットの議論

FEP と計測とのクロスカットの課題

FEP 計測は、新しい材料・プロセス・構造の急速な導入に関連した技術課題に直面し続けている。基板と洗 浄の領域では、小さなパーティクルの検出が課題であり続けている。絶縁膜上の歪みシリコン(sSOI)のような新 しい基板に設けられる多層界面は、基板特性の均一性の測定に複雑さを加える。high-k 材料が生産に入った ので、絶縁膜とメタルゲートの膜計測は、複雑な層構造や各層の成分組成のプロセスコントロールを支援でき るようにならねばならない。新しいゲートスタック材料に加えて、ほかの新材料・構造が将来導入されることが期 待されている。サイドウォール計測、形状、寸法制御は、FinFET のような新構造で課題であり続ける。電気的な 計測能力は、新しい high-k スタックの導入に伴って進化する必要がある。

FEP とモデリング&シミュレーションとのクロスカットの課題

新材料やノンクラシカル CMOS の導入は FEP の技術課題に取り囲まれている。これはモデリング&シミュレ ーション(Modeling and Simulation)にさまざまな要求をもたらす。特に、来るべき材料に制限されるデバイススケ ーリングの時代には、材料問題を大部分のモデリング領域で取り扱う必要がある。これにはとりわけ歪み材料 が含まれているので、応力と歪みのモデリングの重要性はますます大きくなっている。とくに新しいデバイスア ーキテクチャは、これらのデバイスを製造(例えば浅い接合を形成)するのに使われるプロセスステップのシミュ レーション改善とともに、数値的デバイスシミュレーションの大きな進展を必要とする。縮小するデバイス寸法と ノンプレーナ・アーキテクチャの両方によって(とくに SOI デバイス)、界面の影響がその間の容積が減少するた めに大きくなる。これらの効果は、物理過程とデバイスモデルに適切に含まれなければならない。プロセスの バラツキはデバイスの更なる微細化にますます重要となっており、一いちばんの例は、2005 年版ロードマップ でのリソグラフィとエッチングのバラツキ許容量の再配分である-、シミュレーションは最終デバイスやチップへのこのようなバラツキの影響を評価することに貢献することができ、また、しなければならない。high-k 絶縁膜を2008年までに導入する必要があるので、モデリングはできるだけ早くそれらについて適切に記述できなければならない。極浅の、急峻な、高く活性化されたドレインエクステンションの形成は主要な課題であり続けており、モデリングによる支援は使用されるプロセスの物理的な理解(例えば、アニール中のドーパントや点欠陥の反応動力学)をよりよいものとするとともに、数値シミュレーションによってそれらを引き続き最適化することに必要である。この知識は、ドーパント原子と欠陥との相互作用を利用してより浅い接合を実現することを目的とする 欠陥エンジニアリングにもまた必要である。更に、LWR (Line Width Roughness)と LER を含む CD の低減、LWRとLERを含むこれらバラツキの制御は一般的に重要な課題であり、実験の労力を最小化するためには多くの CD に影響を与えるものの中からもっとも重要なパラメータを特定するシミュレーションを用いることがより望ましい。

FEP と環境・安全・健康とのクロスカットの課題

包括的な情報については環境・安全・健康(Environment, Safety, and Health)の章を参照し、新しい化学物質の選別ツール(化学物質制限 Table)にリンクのこと。⁵³

結論

ITRS2007 の FEP 章では、伝統的なスケーリングを超えて継続する集積回路の進化のために、技術課題と 解決策候補をはっきりと特定しようとした。次の数年の間に、フロントエンドプロセスは、MOSFET のゲートスタッ クや DRAM のストレージキャパシタ、フラッシュ・メモリのストレージデバイスなど様々なアプリケーションに high-k 材料や難度の高いデバイス設計を適用した金属膜などの新材料の継続的導入を必要とするであろう。 これらの新しい材料に加えて、FinFET のような新しいデバイス構造が要求性能を満たすために導入されるで あろう。代替メモリの市場成長は、さらに広範な種類の強誘電体薄膜や磁性体薄膜そして相変化薄膜の材料 開発および最適化を要求するであろう。基礎をなすこれらのデバイスの変化は、SOI のような基板への要求や 次の 5~7 年以内の直径 450mm 基板の必要性を急速に進展させている。

バルク CMOS の延命からノンクラシカルなデバイス構造への変化は、すべてのアプリケーションおよびすべ ての半導体メーカに同時に起こるとは思われない。むしろ、非常に多様な技術が同時に競争的に使用される 場合、一あるメーカが先にノンクラシカルなデバイスへの移行を決める一方で、他のメーカがバルク技術の延 命を重要視するーというシナリオが描かれる。FEP チームはこのシナリオが有力であると考え、クラシカル CMOS を延命するために何が必要か、また、完全空乏型 SOI やマルチゲートのような他のデバイス構造への 移行により何が得られるかを示す並列パスの指標を示した。

さらに、FEP チームは、high-k 絶縁膜のような材料技術や CD エッチングのようなプロセス技術の新しいドラ イバーとして、フラッシュ・メモリのアプリケーションの加速的増大に注目している。フラッシュ・メモリ市場の急拡 大によって、これらのデバイス用の材料とプロセスがより多くの技術開発において中心課題となるであろう。

異なる ITRS 技術ワーキンググループ(TWG)間の綿密な協力こそが、今後直面し得る技術障壁に対して解決策を見つける方法である。これは、過去2年にわたってFEP、PIDS、リソグラフィおよび設計グループ間で物理ゲート長のバラツキの課題について連続的な議論をすることによって実証された。このコラボレーションによって、露光寸法とエッチバイアス間のシフトや許容バラツキの再配分、および以前規定されたよりもわずかに大きな許容バラツキでデバイスを経済的に製造することができるといった認識の共有を含め、結果的に ITRS の

⁵³ 訳注:英語版で設けられていたリンクは削除した。
いくつかの章にわたって変更が行われた。このような継続的な TWG 間のコラボレーションは更に今後技術障 壁に直面しても解決策を見つける上で極めて重要になるであろう。